ANA: Новая страница: «{{ПТСиПЦУвСБ TOC}} == Общие требования к выполнению == '''Задание:''' Разработать и верифициро…»

2014-02-25T06:53:48Z

Новая страница: «{{ПТСиПЦУвСБ TOC}} == Общие требования к выполнению == '''Задание:''' Разработать и верифициро…»

Новая страница

{{ПТСиПЦУвСБ TOC}}

== Общие требования к выполнению ==

'''Задание:''' Разработать и верифицировать ''параметризованную'' (через [http://www.ics.uci.edu/~jmoorkan/vhdlref/generics.html ''generic'']) VHDL-модель цифрового блока с использованием оператора [http://kanyevsky.kpi.ua/resourse/All/VHDL/VHDL_oper.generate_33.html ''generate''].

# Уточнить задание: определить имена (назначение) и разрядность входов/выходов, описать выполняемые функции (таблицей истинности или лог. выражениями).
# Составить блок схему разрабатываемого цифрового блока.
# Составить параметризованную {{Сн|''структурную''}} VHDL-модель, используя операторы generic и generate.
#* Допускается использовать только типы std_logic и std_logic_vector для портов и сигналов.
#* Размерность портов (векторов) должна задаваться через параметры <code>generic</code>, задаваемые в <code>entity</code>.
# Составить «''универсальную''» тестирующую программу, проверяющую VHDL-модель блока на всех возможных входных наборах для заданной размерности блока.
#* Размерность тестируемого блока задаётся через generic в entity тестбенча или константу в декларативной части архитектуры тесбенча.
# Провести моделирование тестбенча для двух разных размерностей разрабатываемого блока.
#* можно вместо проведения двух моделирований с разной размерностью блока "вставить" в тестбенч два разрабатываемых блока с разной размерностью и одновременно моделировать оба.
# Составить отчет, включающий:
#* Уточнённое задание.
#* Описание функций цифрового блока в виде таблицы истинности или лог. выражений.
#* Блок схему.
#* VHDL модели цифрового блока и тестбенча.
#* Временные диаграммы для моделирования тестбенча с двумя разными размерностями разрабатываемого блока.

== Сроки выполнения работы ==

<blockquote>
{| class=standard align=center style="border:1px solid #000; border-collapse: collapse"
! гр. 012501
! гр. 012502
! Примечание
|-
| до .3.2014
| до .3.2014
| Сдать работу к следующему ПЗ
|}
</blockquote>



{{Info|Решения заданий (VHDL-модель и тестбенч) по одному варианту должны быть разными. При этом данное правило действует в рамках двух групп. Приоритет остаётся за тем, кто первый присылает отчет.}}

====1. Дешифратор N → 2N ====
====2. Шифратор 2N → N====
====3. Мультиплексор 2N в 1====
====4. Демультиплексор 1 в 2N====
====5. Сдвиговый N-разрядный регистр ====
* должен осуществлять сдвиг на один разряд влево и вправо.
====6. Сумматор (N-разрядное число + M-разрядное число) ====
====7. N-разрядный счетчик с последовательным асинхронным переносом (асинхронный счетчик на Т-триггерах)====
====8. Счетчик Джонсона на N-разрядов ====
====9. Умножитель (N-разрядное число × M-разрядное число) ====
====10. Преобразователь из кода Грея в двоичный код N-разрядного числа ====
====11. Счетчик числа единиц и определение четности N-разрядного числа ====
====12. Преобразователь из двоичного кода в код Грея N-разрядного числа ====
====13. Синхронный реверсивный двоичный счетчик с параллельным переносом на N-разрядов ====
====14. Асинхронны двоичный счетчик с последовательным переносом на N-разрядов ====

ПТСиПЦУвСБ/Практическая работа 2 - История изменений

ANA: Новая страница: «{{ПТСиПЦУвСБ TOC}} == Общие требования к выполнению == '''Задание:''' Разработать и верифициро…»