ПЦУСБ/Лекция 3 - История изменений

ANA: /* Слайд: VHDL-модели триггеров (fdrs) */

2014-06-09T04:44:17Z

‎Слайд: VHDL-модели триггеров (fdrs)

ANA: /* Слайд: VHDL-минимум для описания триггеров (4) */

2014-06-09T04:30:16Z

‎Слайд: VHDL-минимум для описания триггеров (4)

ANA: /* Слайд: END */

2013-10-04T08:19:09Z

‎Слайд: END

ANA: /* Слайд: VHDL-минимум для описания триггеров (2) */

2013-09-28T09:27:57Z

‎Слайд: VHDL-минимум для описания триггеров (2)

ANA: /* Слайд: VHDL-модели триггеров (fld) */

2013-09-28T09:26:51Z

‎Слайд: VHDL-модели триггеров (fld)

ANA: /* Слайд: END */

2013-09-27T13:12:11Z

‎Слайд: END

ANA: /* Слайд: Триггеры [http://www.khaer.com.ua/downloads/ke/rus/tema2/2.1.htm] [http://life-prog.ru/view_shpargalkiCompStroi.php?id=4] */

2013-09-26T13:38:20Z

‎Слайд: Триггеры [http://www.khaer.com.ua/downloads/ke/rus/tema2/2.1.htm] [http://life-prog.ru/view_shpargalkiCompStroi.php?id=4]

ANA: /* Слайд: VHDL-минимум для описания триггеров. Оператор if */

2013-09-26T13:07:00Z

‎Слайд: VHDL-минимум для описания триггеров. Оператор if

ANA: /* Слайд: VHDL-минимум для описания триггеров. Оператор if */

2013-09-26T12:41:01Z

‎Слайд: VHDL-минимум для описания триггеров. Оператор if

ANA: /* Слайд: VHDL-минимум для описания триггеров. Оператор Process (3) */

2013-09-26T12:38:49Z

‎Слайд: VHDL-минимум для описания триггеров. Оператор Process (3)

@@ Строка 766: / Строка 766: @@
 -----
 * D-Триггер с сигналом разрешения записи данных, синхронизируемый положительным фронтом
 {| align=center border="1" cellspacing="0" cellpadding="5" border="1" style="border:1px solid #000; border-collapse: collapse"
 ! [[Файл:Fe.png|center]]
@@ Строка 802: / Строка 839: @@
 * D-Триггер с сигналом разрешения записи данных, синхронизируемый положительным фронтом, с асинхронным сбросом и установкой
 {| align=center border="1" cellspacing="0" cellpadding="5" border="1" style="border:1px solid #000; border-collapse: collapse"
 ! [[Файл:Fers.png|center]]
@@ Строка 841: / Строка 879: @@
 * D-Триггер, синхронизируемый положительным уровнем
 {| align=center border="1" cellspacing="0" cellpadding="5" border="1" style="border:1px solid #000; border-collapse: collapse"
 ! [[Файл:Ld.png|center]]
@@ Строка 872: / Строка 911: @@
 * D-Триггер, синхронизируемый положительным уровнем, с асинхронным сбросом
 {| align=center border="1" cellspacing="0" cellpadding="5" border="1" style="border:1px solid #000; border-collapse: collapse"
 ! [[Файл:Ldr.png|center]]
@@ Строка 906: / Строка 946: @@
 * асинхронный RS-триггер
 {| align=center border="1" cellspacing="0" cellpadding="5" border="1" style="border:1px solid #000; border-collapse: collapse"
 ! [[Файл:Lrs.png|center]]
@@ Строка 938: / Строка 979: @@
 * D-Триггер, синхронизируемый низким уровнем
 {| align=center border="1" cellspacing="0" cellpadding="5" border="1" style="border:1px solid #000; border-collapse: collapse"
 ! [[Файл:Lld.png|center]]
@@ Строка 968: / Строка 1010: @@
 * T-триггер, синхронизируемый положительным фронтом
 {| align=center border="1" cellspacing="0" cellpadding="5" border="1" style="border:1px solid #000; border-collapse: collapse"
 ! [[Файл:Fts.png|center]]

@@ Строка 614: / Строка 614: @@
 {| align=center border="1" cellspacing="0" cellpadding="5" border="1" style="border:1px solid #000; border-collapse: collapse"
-! D-Триггер со сбросом
+! D-Триггер со сбросом и установкой
 |-
 |valign=top| <source lang="vhdl">

← Предыдущая		Версия 08:19, 4 октября 2013
Строка 1007:		Строка 1007:

	[[Файл:Классификация счетчиков.mm\|center]]		[[Файл:Классификация счетчиков.mm\|center]]
		+
		+	=== Слайд: Описание регистра ===
		+
		+	<source lang="vhdl">
		+	entity reg is
		+
		+	port (
		+	di : in std_logic;
		+	d : in std_logic_vector(7 downto 0);
		+	shift_load : in std_logic;
		+	left_right : in std_logic;
		+	clk : in std_logic; -- reset
		+	reset : in std_logic;
		+	q : out std_logic_vector(7 downto 0);
		+	qi : out std_logic);
		+
		+	end reg;
		+
		+	architecture beh of reg is
		+	signal qq : std_logic_vector(7 downto 0);
		+	begin -- beh
		+
		+	p1: process (clk, reset)
		+	begin -- process p1
		+	if reset = '1' then
		+	qq(7 downto 0) <= "00000000"; -- (others => '0')
		+	elsif clk'event and clk = '1' then -- rising clock edge
		+	if shift_load = '0' then
		+	if left_right = '0' then
		+	qq <= qq(6 downto 0) & di ;
		+	qi <= qq(7);
		+	else
		+	-- left_right = '1'
		+	qq <= di & qq(7 downto 1);
		+	qi <= qq(0);
		+	end if;
		+	else
		+	-- shift_load = '1' - load mode
		+	qq <= d;
		+	end if;
		+	end if;
		+	end process p1;
		+
		+	q <= qq;
		+	end beh;
		+	</source>

	=== Слайд: END ===		=== Слайд: END ===

@@ Строка 469: / Строка 469: @@
 * функции RISING_EDGE и FALLING_EDGE описаны для типов:
 ** BIT, BOOLEAN и др. (пакет STANDARD в VHDL'2008)
-** std_logic, std_ulogic (std_logic_1156)
+** std_logic, std_ulogic (std_logic_1164)
 === Слайд: VHDL-минимум для описания триггеров (3) ===

@@ Строка 684: / Строка 684: @@
    p1 : process (c)
    begin
-     if c'event and c = '1' then
+     if c'event and c = '0' then
        q <= to_x01(d) after del;
      end if;
@@ Строка 693: / Строка 693: @@
 -----
 ==== Слайд: VHDL-модели триггеров (fdrs)  ====

← Предыдущая		Версия 13:12, 27 сентября 2013
Строка 999:		Строка 999:

	</slides>		</slides>
		+
		+	=== Слайд: Счетчики. Классификация ===
		+
		+	* '''Счетчиком''' называется цифровой блок, предназначенный для подсчета входных сигналов.
		+	* '''Модуль счета''': число возможных состояний счетчика.
		+
		+	[[Файл:Классификация счетчиков.mm\|center]]

	=== Слайд: END ===		=== Слайд: END ===

@@ Строка 336: / Строка 336: @@
 Ссылки:
 * [http://www.intuit.ru/studies/courses/685/541/lecture/7006 RS-триггер]
-* [http://www.intuit.ru/studies/courses/685/541/lecture/7006?page=2 D-триггер (синхн. по уровню]
+* [http://www.intuit.ru/studies/courses/685/541/lecture/7006?page=2 D-триггер (синхн. по уровню)]
-* [http://www.khaer.com.ua/downloads/ke/rus/tema2/2.2.htm Регистры]
+* [http://www.khaer.com.ua/downloads/ke/rus/tema2/2.2.htm Регистры] [http://www.go-radio.ru/registr.html] [http://edu.dvgups.ru/METDOC/GDTRAN/YAT/TELECOMM/ELEKTRONIKA/METOD/NAHALOV/frame/2_2.htm]
-* [http://www.khaer.com.ua/downloads/ke/rus/tema2/2.3.htm Двоичные счетчики]
+* [http://www.khaer.com.ua/downloads/ke/rus/tema2/2.3.htm Двоичные счетчики] [http://edu.dvgups.ru/METDOC/GDTRAN/YAT/TELECOMM/ELEKTRONIKA/METOD/NAHALOV/frame/2_1.htm]
 === Слайд: УГО триггеров ===

@@ Строка 595: / Строка 595: @@
 </source>
 |}
 === Слайд: VHDL-минимум для описания триггеров (4) ===

@@ Строка 558: / Строка 558: @@
-{| align=center border="1" cellspacing="0" cellpadding="5" border="1" style="border:1px solid #000; border-collapse: collapse"
+{| align=center border="1" cellspacing="0" cellpadding="5"
 ! Пример 1
 ! Пример 2
 |-
 |valign=top|<source lang="vhdl">
@@ Строка 576: / Строка 575: @@
      output <= in0;
    ELSE
      output <= 'X';
    END IF;

@@ Строка 542: / Строка 542: @@
    C <= A and B;
 end beh;
 </source>
 |}