OS-VVM (Диплом)/Описание тестовой программы — различия между версиями
Материал из Wiki
(→Pause) |
(→Pause) |
||
| Строка 24: | Строка 24: | ||
=== Pause === | === Pause === | ||
| − | Pause ждет ответ | + | Pause ждет ответ DUT и считает периоды. |
| − | * signal tdata_mod : in std_logic - | + | * signal tdata_mod : in std_logic - сигнал из DUT; |
| − | * signal clk_num : out integer - | + | * signal clk_num : out integer - количество периодов; |
=== Reset === | === Reset === | ||
Версия 19:09, 3 марта 2013
Проект Диплом
- Спецификация ИМС
- Тестовый план
- Описание тестовой программы
Литература
- Метрики и процессы покрытия (en)
- Coverage Examples (Practice) (en)
- Requirements Writing Guidelines (en)
* OS-VVM *
Содержание |
Архитектура тестбенча
| |
|---|
| Рисунок — Архитектура тестбенча (edit) |
Описание процедур/функций
Driver
Драйвер преобразует последовательность элементов в огибающую. Интерфейс:
- data_size : in natural - размер передаваемых данных;
- data : in bit_vector - входной сигнал;
- signal output : out std_logic - выходной сигнал (огибающая);
Responder
Респондер преобразует выходной сигнал DUT в последовательность бит.
- signal tdata_mod : in std_logic - сигнал из DUT;
- signal out_data : out std_logic_vector(1 to 164) - выходной сигнал респондера;
- signal bit_num : out integer - количество бит, полученных респондером;
Pause
Pause ждет ответ DUT и считает периоды.
- signal tdata_mod : in std_logic - сигнал из DUT;
- signal clk_num : out integer - количество периодов;
Reset
WUPA
REQA
REQA - запрос карты;
Интерфейс:
- signal out_data : inout std_logic_vector(1 to 164) - данные полученные от респондера;
- signal tdata_mod : in std_logic - сигнал, идущий с выхода DUT;
- signal clk_num : inout integer - количество периодов;
- signal og : out std_logic - огибающая;
- signal bit_num : out integer - количество бит;
