«…лишь недалекие люди боятся конкуренции, а люди подлинного творчества ценят общение с каждым талантом…» А. Бек, Талант.

Спец курс (Избранные главы VHDL)/Лабораторные работы — различия между версиями

Материал из Wiki
Перейти к: навигация, поиск
(→‎Задание 2-2)
(→‎Задание 3)
Строка 92: Строка 92:
 
[[Файл:Eof_1-256.jpg|600px]]
 
[[Файл:Eof_1-256.jpg|600px]]
  
−
==Задание 3==
+
==Задание 3-1==
−
Кодирование Манчестер
+
# Разработать синтезируемое VHDL-описание блока кодирования данных.
 +
## Входные порты: D_I, clk, rst.
 +
## Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
 +
# Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных (Можно на SystemC, можно и на VHDL).
 +
## Тестовое окружение содержит в себе блок чтения данных из файла и подачи данных на D_I.
 +
## Блок формирования тактового сигнала.
 +
## Блок формирования сигнала сброса по питанию.
 +
# Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).
 +
 
 +
* Тип выходной кодировки 1-256 (iso-15693-2) [[Файл:ISO15693-2.pdf]]
 +
 
 +
[[Файл:Manchester_cod.jpg|600px]]
 +
 
 +
* Частота тактового сигнала 13.56 MHz
 +
* Перед стартом передачи данных посылать SOF
 +
 
 +
[[Файл:Sof_manchester_kod.jpg|600px]]
 +
 
 +
* После завершения передачи данных EOF
 +
 
 +
[[Файл:Eof_manchester_kod.jpg|600px]]
 +
 
 +
==Задание 3-2 ==
 +
# Разработать синтезируемое VHDL-описание блока декодирования данных.
 +
## Входные порты: D_I, clk, rst.
 +
## Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
 +
# Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных. (Можно на SystemC, можно и на VHDL).
 +
## Тестовое окружение содержит в себе блок записи принимаемых данных в файл.
 +
## Блок формирования тактового сигнала.
 +
## Блок формирования сигнала сброса по питанию.
 +
# Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).
 +
 
 +
* Тип входной кодировки 1-256 (iso-15693-2) [[Файл:ISO15693-2.pdf]]
 +
 
 +
[[Файл:Manchester_cod.jpg|600px]]
 +
 
 +
* Частота тактового сигнала 13.56 MHz
 +
* Прием данных начинать после получения SOF
 +
 
 +
[[Файл:Sof_manchester_kod.jpg|600px| Символ SOF]]
 +
 
 +
* Прекращать прием после прихода символа EOF
 +
 
 +
[[Файл:Eof_manchester_kod.jpg|600px| Символ EOF]]
  
 
==Задание 4==
 
==Задание 4==

Версия 14:37, 17 октября 2012

Содержание

Задание 1-1

  1. Разработать синтезируемое VHDL-описание блока кодирования данных.
    1. Входные порты: D_I, clk, rst.
    2. Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
  2. Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных (Можно на SystemC, можно и на VHDL).
    1. Тестовое окружение содержит в себе блок чтения данных из файла и подачи данных на D_I.
    2. Блок формирования тактового сигнала.
    3. Блок формирования сигнала сброса по питанию.
  3. Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).

1-265 кодировка.jpg

  • Частота тактового сигнала 13.56 MHz
  • Перед стартом передачи данных посылать SOF

Sof 1-256 kod.jpg

  • После завершения передачи данных EOF

Eof 1-256.jpg

Задание 1-2

  1. Разработать синтезируемое VHDL-описание блока декодирования данных.
    1. Входные порты: D_I, clk, rst.
    2. Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
  2. Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных. (Можно на SystemC, можно и на VHDL).
    1. Тестовое окружение содержит в себе блок записи принимаемых данных в файл.
    2. Блок формирования тактового сигнала.
    3. Блок формирования сигнала сброса по питанию.
  3. Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).

1-265 кодировка.jpg

  • Частота тактового сигнала 13.56 MHz
  • Прием данных начинать после получения SOF

Символ SOF

  • Прекращать прием после прихода символа EOF

Символ EOF

Задание 2-1

  1. Разработать синтезируемое VHDL-описание блока кодирования данных.
    1. Входные порты: D_I, clk, rst.
    2. Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
  2. Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных (Можно на SystemC, можно и на VHDL).
    1. Тестовое окружение содержит в себе блок чтения данных из файла и подачи данных на D_I.
    2. Блок формирования тактового сигнала.
    3. Блок формирования сигнала сброса по питанию.
  3. Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).

1-4 кодировка.jpg

  • Частота тактового сигнала 13.56 MHz
  • Перед стартом передачи данных посылать SOF

Sof 1-4 kod.jpg

  • После завершения передачи данных EOF

Eof 1-256.jpg

Задание 2-2

  1. Разработать синтезируемое VHDL-описание блока декодирования данных.
    1. Входные порты: D_I, clk, rst.
    2. Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
  2. Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных. (Можно на SystemC, можно и на VHDL).
    1. Тестовое окружение содержит в себе блок записи принимаемых данных в файл.
    2. Блок формирования тактового сигнала.
    3. Блок формирования сигнала сброса по питанию.
  3. Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).

1-4 кодировка.jpg

  • Частота тактового сигнала 13.56 MHz
  • Перед стартом передачи данных посылать SOF

Sof 1-4 kod.jpg

  • После завершения передачи данных EOF

Eof 1-256.jpg

Задание 3-1

  1. Разработать синтезируемое VHDL-описание блока кодирования данных.
    1. Входные порты: D_I, clk, rst.
    2. Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
  2. Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных (Можно на SystemC, можно и на VHDL).
    1. Тестовое окружение содержит в себе блок чтения данных из файла и подачи данных на D_I.
    2. Блок формирования тактового сигнала.
    3. Блок формирования сигнала сброса по питанию.
  3. Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).

Manchester cod.jpg

  • Частота тактового сигнала 13.56 MHz
  • Перед стартом передачи данных посылать SOF

Sof manchester kod.jpg

  • После завершения передачи данных EOF

Eof manchester kod.jpg

Задание 3-2

  1. Разработать синтезируемое VHDL-описание блока декодирования данных.
    1. Входные порты: D_I, clk, rst.
    2. Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
  2. Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных. (Можно на SystemC, можно и на VHDL).
    1. Тестовое окружение содержит в себе блок записи принимаемых данных в файл.
    2. Блок формирования тактового сигнала.
    3. Блок формирования сигнала сброса по питанию.
  3. Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).

Manchester cod.jpg

  • Частота тактового сигнала 13.56 MHz
  • Прием данных начинать после получения SOF

Символ SOF

  • Прекращать прием после прихода символа EOF

Символ EOF

Задание 4

Задание 5

Задание 6

Задание 7

Задание 8

Задание 9

Задание 10

Источник — «http://simhard.com/wiki/index.php?title=Спец_курс_(Избранные_главы_VHDL)/Лабораторные_работы&oldid=533»