Полезные ссылки/SystemVerilog — различия между версиями
Материал из Wiki
ANA (обсуждение | вклад) м |
Krucios (обсуждение | вклад) |
||
| Строка 2: | Строка 2: | ||
* http://www.asic-world.com/ — портал по SystemVerilog (также есть материалы по Verilog, VHDL) | * http://www.asic-world.com/ — портал по SystemVerilog (также есть материалы по Verilog, VHDL) | ||
* [http://testbench.in/SV_00_INDEX.html www.TestBench.in] — портал по SystemVerilog, UVM, VMM, OVM. | * [http://testbench.in/SV_00_INDEX.html www.TestBench.in] — портал по SystemVerilog, UVM, VMM, OVM. | ||
| + | |||
| + | === UVM === | ||
| + | * [https://verificationacademy.com/verification-methodology-reference/uvm/docs_1.2/html/index.html UVM_1.2_docs] - документация по UVM 1.2 | ||
Версия 14:13, 28 сентября 2017
Сайты по SystemVerilog
- http://www.asic-world.com/ — портал по SystemVerilog (также есть материалы по Verilog, VHDL)
- www.TestBench.in — портал по SystemVerilog, UVM, VMM, OVM.
UVM
- UVM_1.2_docs - документация по UVM 1.2
