«Случай — это псевдоним Бога, когда Он не хочет подписываться своим собственным именем.» А. Франс

Спец курс (Языки верификации аппаратуры) — различия между версиями

Материал из Wiki
Перейти к: навигация, поиск
Строка 3: Строка 3:
 
* [[Спец курс (Верификация цифровых схем)/Основы языка SystemVerilog|Тема 1. Основы языка SystemVerilog]]  
 
* [[Спец курс (Верификация цифровых схем)/Основы языка SystemVerilog|Тема 1. Основы языка SystemVerilog]]  
 
* [[Спец курс (Верификация цифровых схем)/Рандомизация и функциональное покрытие в SystemVerilog, покрытие кода|Тема 2. Рандомизация и функциональное покрытие в SystemVerilog, покрытие кода]]  
 
* [[Спец курс (Верификация цифровых схем)/Рандомизация и функциональное покрытие в SystemVerilog, покрытие кода|Тема 2. Рандомизация и функциональное покрытие в SystemVerilog, покрытие кода]]  
* [[Спец курс (Верификация цифровых схем)/Интерфейс и драйвер интерфейса|Тема 3. Интерфейс и драйвер интерфейса]]  
+
* [[Спец курс (Языки верификации аппаратуры)/Интерфейс, драйвер интерфейса|Тема 3. Интерфейс, драйвер интерфейса]]  
 
[[Категория:Лекции]]
 
[[Категория:Лекции]]

Версия 14:25, 14 ноября 2018

Лекции ЯВА

Лекции

Практические задания

Тесты

Табель успеваемости

Экзамен

Доп. материалы