Open Source VHDL Verification Methodology/Словарь терминов — различия между версиями

Версия 21:43, 3 марта 2013

OS-VVM

• Open Source VHDL Verification Methodology
• Randomization — псевдослучайное тестирование
• not covered — не покрыты (охвачены)
• coverage hole/holes — дырки в покрытии
• regular coverage —
• Coverage driven verification
• Constrained Random — настраиваемая генерация псевдослучайных тестов
• Intelligent Coverage — интеллектуальное покрытие
• Coverage
  • coverage metric — метрики (меры) покрытия
  • coverage space — область покрытия
  • functional coverage — функциональное покрытие
    • Coverage point (or item) — одномерное выражение (или просто переменная) sampled during coverage data collection.
    • Bin — корзина — это поддиапазон значений точки покрытия;
    • cross-coverage — перекрёстное (совместное) покрытие
    • Coverage model (Model the coverage) —
  • property coverage — покрытие свойств/утверждений?
  • code coverage — покрытие кода
    • Statement Coverage — покрытие операторов ?
    • Line Coverage — покрытие строк (=Statement Coverage если в 1 строке 1 оператор) — количество строк исполнений каждой строки описания;^[1]
    • Branch Coverage — покрытие ветвей (переходов?) — число исполнений ветвей операторов условных переходов (if, case и др.);^[1]
    • Expression Coverage — покрытие выражений — низкоуровневая метрика, основанная на оценке числа вычисленный выражений на различных наборах данных;^[1]
    • Condition Coverage — покрытие состояний
    • Path Coverage — покрытие путей — число исполнений всех возможных путей в графе программы^[1];
    • Toggle Coverage — ??? Полнота переключений (1→0 и 0→1) каждого бита данных^[1]
      • Integer toggles
      • Enum toggles
      • Register toggles, 2 transition
      • Net toggles
      • Extended register toggles
      • Extended net toggles
    • Finite State Machine (FSM) Coverage
• Protected Types — Защищённые типы
• Accumulating Coverage — Накопление покрытия
• Coverage Goals, Weights
• Randomization Thresholds
• Seed — начальное значение псевдослучайного генератора
• shared variable
• cross product — векторное произведение

Примечания

Verification

• OVL (Open Verification Library) — библиотеки открытой верификации [1]
• PSL (Property Specification Language) — язык определённых свойств [2]
• SVA (SystemVerilog Assertion) — подмножество языка SystemVerilog для описания утверждений/свойств.
• ABV (Assertion-Based Verification) —
• Constraint-Based Verification —
• TLM-Based Verification
• TLM (Transaction-level modeling)
• ABD (Assertion-Based Design) —
• OVA (Open Vera Assertion) — язык описания утверждений/свойств
• HVL (Hardware Verification Logic) —
• CTL (Computation Tree Logic) —
• LTL (Linear-time Temporal Logic) — логика линейного времени
• GDL (General Description Language) —
• SERE (Sequential Extended Regular Expressions)
• QVL (Questa Verification Library
• Методология
  • AVM (Advanced Verification Methodology ???)
• OBE properties

Ссылки

• Подходы к применению SVA