OS-VVM (Диплом)/Описание тестовой программы — различия между версиями
Материал из Wiki
ANA (обсуждение | вклад) м (→Архитектура тестбенча) |
(→REQA) |
||
| Строка 13: | Строка 13: | ||
=== REQA === | === REQA === | ||
| + | REQA - запрос карты;<br /> | ||
| + | Интерфейс: | ||
| + | * signal control2 : inout integer - сигнал для промежуточного контроля, в перспективе его нужно убрать; | ||
| + | * signal out_data : inout std_logic_vector(1 to 164) - данные полученные от респондера; | ||
| + | * signal tdata_mod : in std_logic - сигнал, идущий с выхода DUT; | ||
| + | * signal clk_num : inout integer - количество периодов; | ||
| + | * signal og : out std_logic - огибающая; | ||
| + | * signal bit_num : out integer - количество бит; | ||
Версия 18:34, 3 марта 2013
Проект Диплом
- Спецификация ИМС
- Тестовый план
- Описание тестовой программы
Литература
- Метрики и процессы покрытия (en)
- Coverage Examples (Practice) (en)
- Requirements Writing Guidelines (en)
* OS-VVM *
Содержание |
Архитектура тестбенча
| |
|---|
| Рисунок — Архитектура тестбенча (edit) |
Описание процедур/функций
Driver
REQA
REQA - запрос карты;
Интерфейс:
- signal control2 : inout integer - сигнал для промежуточного контроля, в перспективе его нужно убрать;
- signal out_data : inout std_logic_vector(1 to 164) - данные полученные от респондера;
- signal tdata_mod : in std_logic - сигнал, идущий с выхода DUT;
- signal clk_num : inout integer - количество периодов;
- signal og : out std_logic - огибающая;
- signal bit_num : out integer - количество бит;
