«Случай — это псевдоним Бога, когда Он не хочет подписываться своим собственным именем.» А. Франс

Спец курс (Избранные главы VHDL)/Лабораторные работы — различия между версиями

Материал из Wiki
Перейти к: навигация, поиск
(Задание 1)
(Задание 1)
Строка 1: Строка 1:
==Задание 1 ==
+
==Задание 1-1 ==
 
# Разработать синтезируемое VHDL-описание блока кодирования данных.
 
# Разработать синтезируемое VHDL-описание блока кодирования данных.
## Модель
+
## Входные порты: D_I, clk, rst.
 +
## Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
 
# Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных.
 
# Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных.
## Тестовое окружение содержит в себе блок чтения данных из файла.
+
## Тестовое окружение содержит в себе блок чтения данных из файла и подачи данных на D_I.
## Блок формирования тактового сигнала
+
## Блок формирования тактового сигнала.
 
## Блок формирования сигнала сброса по питанию.
 
## Блок формирования сигнала сброса по питанию.
# Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны.
+
# Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).
+
  
 +
* Тип выходной кодировки 1-256 (iso-15693-2)[[Файл:ISO15693-2.pdf]]
  
Чтение из файла
+
[[Файл:1-265_кодировка.jpg]]
Подача данных  
+
 
Кодирование Миллера
+
* Частота тактового сигнала 13.56 MHz
 +
* Перед стартом передачи данных посылать SOF
 +
 
 +
[[Файл:Sof_1-256_kod.jpg]]
 +
 
 +
* После завершения передачи данных
 +
 
 +
[[Файл:Eof_1-256.jpg]]
 +
 
 +
 
 +
==Задание 1-2 ==
 +
# Разработать синтезируемое VHDL-описание блока декодирования данных.
 +
## Входные порты: D_I, clk, rst.
 +
## Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
 +
# Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных.
 +
## Тестовое окружение содержит в себе блок записи принимаемых данных в файл.
 +
## Блок формирования тактового сигнала.
 +
## Блок формирования сигнала сброса по питанию.
 +
# Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).
  
 
==Задание 2==
 
==Задание 2==

Версия 14:09, 17 октября 2012

Содержание

Задание 1-1

  1. Разработать синтезируемое VHDL-описание блока кодирования данных.
    1. Входные порты: D_I, clk, rst.
    2. Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
  2. Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных.
    1. Тестовое окружение содержит в себе блок чтения данных из файла и подачи данных на D_I.
    2. Блок формирования тактового сигнала.
    3. Блок формирования сигнала сброса по питанию.
  3. Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).

1-265 кодировка.jpg

  • Частота тактового сигнала 13.56 MHz
  • Перед стартом передачи данных посылать SOF

Sof 1-256 kod.jpg

  • После завершения передачи данных

Eof 1-256.jpg


Задание 1-2

  1. Разработать синтезируемое VHDL-описание блока декодирования данных.
    1. Входные порты: D_I, clk, rst.
    2. Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
  2. Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных.
    1. Тестовое окружение содержит в себе блок записи принимаемых данных в файл.
    2. Блок формирования тактового сигнала.
    3. Блок формирования сигнала сброса по питанию.
  3. Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).

Задание 2

Кодирование FM0

Задание 3

Кодирование Манчестер

Задание 4

Задание 5

Задание 6

Задание 7

Задание 8

Задание 9

Задание 10