«…лишь недалекие люди боятся конкуренции, а люди подлинного творчества ценят общение с каждым талантом…» А. Бек, Талант.

Спец курс (Избранные главы VHDL)/Лабораторные работы — различия между версиями

Материал из Wiki
Перейти к: навигация, поиск
(→‎Задание 4)
(→‎Задание 5)
Строка 186: Строка 186:
 
[[Файл:Eof_FM0.jpg|600px| Символ EOF]]
 
[[Файл:Eof_FM0.jpg|600px| Символ EOF]]
  
−
==Задание 5==
+
==Задание 5-1 ==
 +
# Разработать синтезируемое VHDL-описание блока кодирования данных.
 +
## Входные порты: D_I, clk, rst.
 +
## Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
 +
# Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных (Можно на SystemC, можно и на VHDL).
 +
## Тестовое окружение содержит в себе блок чтения данных из файла и подачи данных на D_I.
 +
## Блок формирования тактового сигнала.
 +
## Блок формирования сигнала сброса по питанию.
 +
## Выходной порт DATA_O, для выдачи закодированных данных
 +
# Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).
 +
 
 +
* Тип выходной кодировки код Миллера (iso-18000-6) [[Файл:ISO18000-6REV1v62.pdf]]
 +
 
 +
[[Файл:Миллер_кодировка.jpg|600px]]
 +
[[Файл:Миллер кодировка состояния.jpg|600px]]
 +
 
 +
* Число передаваемых данных задается в generic параметре NUM_SEND_BIT !
 +
* Частота тактового сигнала 1.98 MHz
 +
* Частота закодированных данных 320 KHz (два такта выходной частоты на один бит данных, см. рис.)
 +
* Перед стартом передачи данных посылать SOF
 +
 
 +
[[Файл:Sof_миллер_kod.jpg|600px]]
 +
 
 +
* После завершения передачи данных EOF
 +
 
 +
[[Файл:Eof_миллер.jpg|600px]]
 +
 
 +
==Задание 5-2 ==
 +
# Разработать синтезируемое VHDL-описание блока декодирования данных.
 +
## Входные порты: D_I, clk, rst.
 +
## Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
 +
# Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных. (Можно на SystemC, можно и на VHDL).
 +
## Тестовое окружение содержит в себе блок записи принимаемых данных в файл.
 +
## Блок формирования тактового сигнала.
 +
## Блок формирования сигнала сброса по питанию.
 +
## Входной порт DATA_I, для принимаемых от кодера данных
 +
# Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).
 +
 
 +
* Тип входной кодировки код Миллера (iso-18000-6) [[Файл:ISO18000-6REV1v62.pdf]]
 +
 
 +
[[Файл:Миллер_кодировка.jpg|600px]]
 +
[[Файл:Миллер кодировка состояния.jpg|600px]]
 +
 
 +
* Число передаваемых данных задается в generic параметре NUM_GET_BIT!
 +
* Частота тактового сигнала 1.98 MHz
 +
* Частота закодированных данных 320 KHz (два такта выходной частоты на один бит данных, см. рис.)
 +
* Прием данных начинать после получения SOF
 +
 
 +
[[Файл:Sof_миллер_kod.jpg|600px| Символ SOF]]
 +
 
 +
* Прекращать прием после прихода символа EOF
 +
 
 +
[[Файл:Eof_миллер.jpg|600px| Символ EOF]]
 +
 
 
==Задание 6==
 
==Задание 6==
 
==Задание 7==
 
==Задание 7==

Версия 15:13, 17 октября 2012

Содержание

Задание 1-1

  1. Разработать синтезируемое VHDL-описание блока кодирования данных.
    1. Входные порты: D_I, clk, rst.
    2. Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
  2. Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных (Можно на SystemC, можно и на VHDL).
    1. Тестовое окружение содержит в себе блок чтения данных из файла и подачи данных на D_I.
    2. Блок формирования тактового сигнала.
    3. Блок формирования сигнала сброса по питанию.
  3. Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).

1-265 кодировка.jpg

  • Частота тактового сигнала 13.56 MHz
  • Перед стартом передачи данных посылать SOF

Sof 1-256 kod.jpg

  • После завершения передачи данных EOF

Eof 1-256.jpg

Задание 1-2

  1. Разработать синтезируемое VHDL-описание блока декодирования данных.
    1. Входные порты: D_I, clk, rst.
    2. Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
  2. Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных. (Можно на SystemC, можно и на VHDL).
    1. Тестовое окружение содержит в себе блок записи принимаемых данных в файл.
    2. Блок формирования тактового сигнала.
    3. Блок формирования сигнала сброса по питанию.
  3. Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).

1-265 кодировка.jpg

  • Частота тактового сигнала 13.56 MHz
  • Прием данных начинать после получения SOF

Символ SOF

  • Прекращать прием после прихода символа EOF

Символ EOF

Задание 2-1

  1. Разработать синтезируемое VHDL-описание блока кодирования данных.
    1. Входные порты: D_I, clk, rst.
    2. Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
  2. Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных (Можно на SystemC, можно и на VHDL).
    1. Тестовое окружение содержит в себе блок чтения данных из файла и подачи данных на D_I.
    2. Блок формирования тактового сигнала.
    3. Блок формирования сигнала сброса по питанию.
  3. Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).

1-4 кодировка.jpg

  • Частота тактового сигнала 13.56 MHz
  • Перед стартом передачи данных посылать SOF

Sof 1-4 kod.jpg

  • После завершения передачи данных EOF

Eof 1-256.jpg

Задание 2-2

  1. Разработать синтезируемое VHDL-описание блока декодирования данных.
    1. Входные порты: D_I, clk, rst.
    2. Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
  2. Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных. (Можно на SystemC, можно и на VHDL).
    1. Тестовое окружение содержит в себе блок записи принимаемых данных в файл.
    2. Блок формирования тактового сигнала.
    3. Блок формирования сигнала сброса по питанию.
  3. Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).

1-4 кодировка.jpg

  • Частота тактового сигнала 13.56 MHz
  • Перед стартом передачи данных посылать SOF

Sof 1-4 kod.jpg

  • После завершения передачи данных EOF

Eof 1-256.jpg

Задание 3-1

  1. Разработать синтезируемое VHDL-описание блока кодирования данных.
    1. Входные порты: D_I, clk, rst.
    2. Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
  2. Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных (Можно на SystemC, можно и на VHDL).
    1. Тестовое окружение содержит в себе блок чтения данных из файла и подачи данных на D_I.
    2. Блок формирования тактового сигнала.
    3. Блок формирования сигнала сброса по питанию.
  3. Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).

Manchester cod.jpg

  • Частота тактового сигнала 13.56 MHz
  • Перед стартом передачи данных посылать SOF

Sof manchester kod.jpg

  • После завершения передачи данных EOF

Eof manchester kod.jpg

Задание 3-2

  1. Разработать синтезируемое VHDL-описание блока декодирования данных.
    1. Входные порты: D_I, clk, rst.
    2. Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
  2. Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных. (Можно на SystemC, можно и на VHDL).
    1. Тестовое окружение содержит в себе блок записи принимаемых данных в файл.
    2. Блок формирования тактового сигнала.
    3. Блок формирования сигнала сброса по питанию.
  3. Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).

Manchester cod.jpg

  • Частота тактового сигнала 13.56 MHz
  • Прием данных начинать после получения SOF

Символ SOF

  • Прекращать прием после прихода символа EOF

Символ EOF

Задание 4-1

  1. Разработать синтезируемое VHDL-описание блока кодирования данных.
    1. Входные порты: D_I, clk, rst.
    2. Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
  2. Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных (Можно на SystemC, можно и на VHDL).
    1. Тестовое окружение содержит в себе блок чтения данных из файла и подачи данных на D_I.
    2. Блок формирования тактового сигнала.
    3. Блок формирования сигнала сброса по питанию.
  3. Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).

FM0 кодировка.jpg

  • Частота тактового сигнала 1.98 MHz
  • Частота закодированных данных 640 KHz
  • Перед стартом передачи данных посылать SOF

Sof FM0 kod.jpg

  • После завершения передачи данных EOF

Eof FM0.jpg

Задание 4-2

  1. Разработать синтезируемое VHDL-описание блока декодирования данных.
    1. Входные порты: D_I, clk, rst.
    2. Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
  2. Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных. (Можно на SystemC, можно и на VHDL).
    1. Тестовое окружение содержит в себе блок записи принимаемых данных в файл.
    2. Блок формирования тактового сигнала.
    3. Блок формирования сигнала сброса по питанию.
  3. Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).

FM0 кодировка.jpg

  • Частота тактового сигнала 1.98 MHz
  • Частота закодированных данных 640 KHz
  • Прием данных начинать после получения SOF

Символ SOF

  • Прекращать прием после прихода символа EOF

Символ EOF

Задание 5-1

  1. Разработать синтезируемое VHDL-описание блока кодирования данных.
    1. Входные порты: D_I, clk, rst.
    2. Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
  2. Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных (Можно на SystemC, можно и на VHDL).
    1. Тестовое окружение содержит в себе блок чтения данных из файла и подачи данных на D_I.
    2. Блок формирования тактового сигнала.
    3. Блок формирования сигнала сброса по питанию.
    4. Выходной порт DATA_O, для выдачи закодированных данных
  3. Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).

Миллер кодировка.jpg Миллер кодировка состояния.jpg

  • Число передаваемых данных задается в generic параметре NUM_SEND_BIT !
  • Частота тактового сигнала 1.98 MHz
  • Частота закодированных данных 320 KHz (два такта выходной частоты на один бит данных, см. рис.)
  • Перед стартом передачи данных посылать SOF

Sof миллер kod.jpg

  • После завершения передачи данных EOF

Eof миллер.jpg

Задание 5-2

  1. Разработать синтезируемое VHDL-описание блока декодирования данных.
    1. Входные порты: D_I, clk, rst.
    2. Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
  2. Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных. (Можно на SystemC, можно и на VHDL).
    1. Тестовое окружение содержит в себе блок записи принимаемых данных в файл.
    2. Блок формирования тактового сигнала.
    3. Блок формирования сигнала сброса по питанию.
    4. Входной порт DATA_I, для принимаемых от кодера данных
  3. Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).

Миллер кодировка.jpg Миллер кодировка состояния.jpg

  • Число передаваемых данных задается в generic параметре NUM_GET_BIT!
  • Частота тактового сигнала 1.98 MHz
  • Частота закодированных данных 320 KHz (два такта выходной частоты на один бит данных, см. рис.)
  • Прием данных начинать после получения SOF

Символ SOF

  • Прекращать прием после прихода символа EOF

Символ EOF

Задание 6

Задание 7

Задание 8

Задание 9

Задание 10

Источник — «http://simhard.com/wiki/index.php?title=Спец_курс_(Избранные_главы_VHDL)/Лабораторные_работы&oldid=535»