Quiz:DV T4 — различия между версиями

Версия 17:37, 3 декабря 2019

Название

Вопросы по лекции 1 (Верификация цифровых схем)

Введение

Данный тест позволит вам проверить базовые знания языка SystemVerilog

Режим

TEST

Число вопросов

25

Переставлять вопросы

да

Переставлять ответы

да

Процент завершения

85

Вопрос: SV-1

Можно ли присваивать значения переменных из нескольких процессов (операторы initial или always)?

Ответы

• Правильный ответ: Да;
• Нет;
• Только из оператора initial;
• Только из оператор always;

Вопрос: SV-2

Какие из перечисленных литералов имеют разрядность 32 бита?

Ответы

• 876, 31'd32, 32'h5_3, 32'b12 ;
• Правильный ответ: 32'd11111, 32'b22222, 33333,
• 'h32, 32'd007, 32000;
• 32'x032, 2016, 31'hff, 32'd2016.

Вопрос: SV-3

Какой из операторов языка SystemVerilog сравнивает две строки с учетом регистра?

Ответы

• Правильный ответ: compare
• icompare
• atoi
• itoa
• substr
• tolower
• getc
• toupper
• putc
• len

Вопрос: SV-4

Какой из операторов SV сравнивает две строки без учета регистра?

Ответы

• compare
• Правильный ответ: icompare
• atoi
• itoa
• substr
• tolower
• getc
• toupper
• putc
• len