Вариант 4039100458.
Выходные сигналы системы могут определяться в разделе деклараций архитектурного тела?
signal ARG: std_logic_vector(5 downto 0) := "101001"; . . . A <= A ??? 2;
Какой оператор соответствует арифметическому сдвигу вправо?
Какой оператор соответствует циклическому сдвигу влево?
Какой оператор соответствует арифметическому сдвигу влево?
Левая граница порядка битов в векторе всегда должна быть меньше его правой границы?
Декларация entity определяет только имя проектируемой цифровой системы и спецификацию ее портов ввода/вывода?