«…Труд избавляет человека от трех великих зол: скуки, порока, нужды…»

Тест 1 (по ПЦУСБ и ПТСиПЦУвСБ) — вопросы

Перейти к: навигация, поиск
12345678910
Данный тест позволит закрепить знания, полученные на первых лекциях курса про VHDL

Вариант 4039100458.


Ваше имя: 


Вопрос 1

Выходные сигналы системы могут определяться в разделе деклараций архитектурного тела?

  1.  Да
  2.  Нет

Вопрос 2

Какой оператор сдвига пропущен в приведённом коде, если А примет значение "100100"?
signal ARG: std_logic_vector(5 downto 0) := "101001";
 . . .
A <= A ??? 2;
  1.  rol
  2.  sll
  3.  srl
  4.  sra
  5.  sla
  6.  ror

Вопрос 3

Какой оператор сдвига пропущен в приведённом коде, если А примет значение "001010"?
signal ARG: std_logic_vector(5 downto 0) := "101001";
 . . .
A <= A ??? 2;
  1.  sll
  2.  srl
  3.  sla
  4.  rol
  5.  sra
  6.  ror

Вопрос 4

Какой оператор соответствует арифметическому сдвигу вправо?

  1.  nor
  2.  sll
  3.  sla
  4.  rol
  5.  srl
  6.  ror
  7.  xor
  8.  sra

Вопрос 5

Какой оператор соответствует циклическому сдвигу влево?

  1.  rol
  2.  xor
  3.  ror
  4.  sra
  5.  nor
  6.  sla
  7.  sll
  8.  srl

Вопрос 6

Какой оператор сдвига пропущен в приведённом коде, если А примет значение "011010"?
signal ARG: std_logic_vector(5 downto 0) := "101001";
 . . .
A <= A ??? 2;
  1.  rol
  2.  srl
  3.  sla
  4.  ror
  5.  sll
  6.  sra

Вопрос 7

Какой оператор сдвига пропущен в приведённом коде, если А примет значение "100111"?
signal ARG: std_logic_vector(5 downto 0) := "101001";
 . . .
A <= A ??? 2;
  1.  ror
  2.  sll
  3.  rol
  4.  sla
  5.  srl
  6.  sra

Вопрос 8

Какой оператор соответствует арифметическому сдвигу влево?

  1.  rol
  2.  srl
  3.  sra
  4.  xor
  5.  ror
  6.  nor
  7.  sla
  8.  sll

Вопрос 9

Левая граница порядка битов в векторе всегда должна быть меньше его правой границы?

  1.  Да
  2.  Нет

Вопрос 10

Декларация entity определяет только имя проектируемой цифровой системы и спецификацию ее портов ввода/вывода?

  1.  Да
  2.  Нет