Тест 1 (по ПЦУСБ и ПТСиПЦУвСБ) — вопросы

Изменится ли выполняемая функция, если изменить порядок задания сигналов в архитектуре, как показано в примере?

architecture beh of block2 is
 
begin  -- beh
 
  y(0) <= not x(2) and not x(1);
  y(1) <= not x(1) and not x(0);
 
end beh;

architecture beh of block2 is
 
begin  -- beh
 
  y(1) <= not x(1) and not x(0);
  y(0) <= not x(2) and not x(1);
 
end beh;

Шина и вектор два обозначения одного и того же понятия (концепции) в VHDL?

Cимволом & в VHDL обозначается логическая операция И?

Левая граница порядка битов в векторе всегда должна быть меньше его правой границы?

Декларация entity определяет только имя проектируемой цифровой системы и спецификацию ее портов ввода/вывода?

Порядок нумерации битов в векторе типа bit_vector всегда одинаков?

Декларация входного сигнала состоит из имени сигнала, типа, направления (out)?

Описание всей проектируемой цифровой системы может быть не иерархическим?

Одна декларация entity может соответствовать нескольким архитектурным (architecture) описаниям?