Вариант 2663092986.
signal ARG: std_logic_vector(5 downto 0) := "101001"; . . . A <= A ??? 2;
Левая граница порядка битов в векторе всегда должна быть меньше его правой границы?
Одна декларация entity может соответствовать нескольким архитектурным (architecture) описаниям?
Порядок нумерации битов в векторе типа bit_vector всегда одинаков?
Декларация входного сигнала состоит из имени сигнала, типа, направления (out)?
Какой оператор соответствует логическому сдвигу влево?
Какой оператор соответствует арифметическому сдвигу влево?
Декларация внутреннего сигнала состоит из имени сигнала и типа?