«…Труд избавляет человека от трех великих зол: скуки, порока, нужды…»

Вопросы по лекции 1 (Верификация цифровых схем) — вопросы

Перейти к: навигация, поиск
12345678910
11121314151617181920
2122232425
Данный тест позволит вам проверить базовые знания языка SystemVerilog

Вариант 245245585.


Ваше имя: 


Вопрос 1

Какой из операторов возвращает длину строки?

  1.  len
  2.  itoa
  3.  putc
  4.  compare
  5.  icompare
  6.  toupper
  7.  tolower
  8.  getc
  9.  atoi
  10.  substr

Вопрос 2

Какие из перечисленных литералов имеют разрядность 32 бита?

  1.  876, 31'd32, 32'h5_3, 32'b12 ;
  2.  32'x032, 2016, 31'hff, 32'd2016.
  3.  32'd11111, 32'b22222, 33333,
  4.  'h32, 32'd007, 32000;

Вопрос 3

Какие встроенные методы можно использовать для ассоциативных массивов в языке SystemVerilog?

  1.  last()
  2.  delete(x)
  3.  Все перечисленные
  4.  prev()
  5.  num()
  6.  next()
  7.  size()
  8.  first()

Вопрос 4

В каком из вариантов описан бесконечный цикл?

  1.  repeat (0);
  2.  for (;;)
  3.  while (x<10) begin x++; end ....
  4.  foreach (f[i]);
  5.  repeat (-1);
  6.  forever begin d++; end
  7.  until (@1);

Вопрос 5

В каком из примеров подпрограммы sum1() и sum2() выполнятся одновременно, а не последовательно?

  • 1
fork begin
  sum1()
  sum2()
end join
  • 2
fork
   sum1()
   sum2()
join
  • 3
for(i=0; i<10; i++) begin
  sum1()
  sum2()
end
  • 4
forever begin
   sum1()
   sum2()
end
  1.  3
  2.  2
  3.  1
  4.  4
  5.  Нет правильных ответов

Вопрос 6

Какие операторы языка SystemVerilog не используются для задания циклов?

  1.  repeat
  2.  while
  3.  fork
  4.  forever
  5.  for
  6.  foreach

Вопрос 7

В каком из вариантов описан бесконечный цикл?

  1.  repeat (-1);
  2.  for (i=0;i==0;i=0)
  3.  until (@1);
  4.  while (x<10) begin x++; end ....
  5.  foreach (f[i]);
  6.  repeat (0);

Вопрос 8

Какие из приведенных примеров являются декларациями двумерных упакованных массивов?

  1.  logic [3:0] data;
  2.  bit [3][5] data;
  3.  Нет правильных ответов
  4.  real [10] data;
  5.  wire [3:0][7:0] data;

Вопрос 9

В каком из вариантов объявлена очередь?

  1.  bit file [*][$:4]
  2.  bit [63:0] w[int]
  3.  Все перечисленные
  4.  int q [$][int]
  5.  int s [*]

Вопрос 10

Какие встроенные методы можно использовать для очереди в языке SystemVerilog?

  1.  shufl, rsort, sort, size, delete, insert, pop, push
  2.  delete, insert, push, pop_back, pop_front, size, sort
  3.  shufl, rsort, sort, size, delete, insert, pop_front, push_front
  4.  insert, size, delete, sort, push_back, pop_front, shufl
  5.  delete, insert, push_back, push_front, pop_back, pop_front, size

Вопрос 11

Что из перечисленного представляет собой объявление ассоциативного массива?

  1.  Все перечисленные
  2.  bit [31:0] file [int]
  3.  bit [31:0] file [$][int]
  4.  int file[int]
  5.  bit file[*][*]

Вопрос 12

В каких операторах допускается декларация класса?

  1.  interface
  2.  class
  3.  Во всех перечисленных
  4.  package
  5.  programm
  6.  checker
  7.  module
  8.  generate

Вопрос 13

Какие из приведенных методов для работы с массивами не могут быть использованы совместно с оператором with?

  1.  reverse
  2.  find
  3.  max
  4.  or
  5.  min
  6.  xor

Вопрос 14

Какой из операторов преобразует символы в строке к верхнему регистру?

  1.  toupper
  2.  putc
  3.  icompare
  4.  tolower
  5.  len
  6.  getc
  7.  substr
  8.  itoa
  9.  compare
  10.  atoi

Вопрос 15

Какой из операторов заменяет указанный символ?

  1.  compare
  2.  tolower
  3.  putc
  4.  substr
  5.  toupper
  6.  len
  7.  getc
  8.  icompare
  9.  atoi
  10.  itoa

Вопрос 16

Какой из перечисленных методов недоступен для ассоциативного массива?

  1.  prev()
  2.  Все перечисленные методы доступны
  3.  delete(x)
  4.  first()
  5.  num()
  6.  sort
  7.  size()
  8.  last()
  9.  next()

Вопрос 17

Какие встроенные методы можно использовать для работы с динамическими массивами в языке SystemVerilog?

  1.  delete, find_first, find_last, rsort, qsort, nor, and, reverse, shufle
  2.  find, min, max, find_last, find_sort, rsort, xor, nor, and, reverse, shufle
  3.  shufle, rsort, min, max, sort, find_last, xor, and, reverse
  4.  find, min, max, find_last, size, push, pop, shufle, clean

Вопрос 18

Какие операторы используются для назначения события?

  1.  ==, !==, ==>
  2.  @, ->
  3.  ->, -->,
  4.  wait, ->, #
  5.  -->, ##
  6.  ->, -->, triggered()

Вопрос 19

Какой из операторов языка SystemVerilog сравнивает две строки с учетом регистра?

  1.  icompare
  2.  len
  3.  compare
  4.  substr
  5.  atoi
  6.  getc
  7.  itoa
  8.  putc
  9.  tolower
  10.  toupper

Вопрос 20

Какое из определений является определением очереди?

  1.  Набор элементов, доступ к которым можно получить по ключу
  2.  Одномерный массив, каждый элемент которого хранит значение, соответствующее предыдущему элементу
  3.  Упорядоченный набор элементов переменной длинны
  4.  Набор фиксированной длинны, элементы которого расположены последовательно в памяти

Вопрос 21

Какие операторы используются для сравнения событий?

  1.  -->, ##
  2.   !==, ==
  3.  wait, ->, #
  4.  @, ->
  5.  ->, -->,

Вопрос 22

Где не могут декларироваться классы?

  1.  модулях (module)
  2.  пакетах (package)
  3.  других классах (class)
  4.  программах (program)
  5.  циклах (loop)

Вопрос 23

Какие типы массивов доступны в языке SystemVerilog (выберите наиболее полный вариант)?

  1.  Динамические, статические, ассоциативные, упакованные, неупакованные, одномерные, многомерные
  2.  Упакованные динамические, упакованные статические, неупакованные ассоциативные
  3.  Динамические, фиксированной длинны, ассоциативные, упакованные, неупакованные, многомерные
  4.  Ассоциативные, упакованные, неупакованные, фиксированной длинны
  5.  Динамические, статические, ассоциативные, неупакованные, многомерные

Вопрос 24

Какие типы циклов не поддерживаются в SV?

  1.  while
  2.  forever
  3.  repeat
  4.  until
  5.  for
  6.  foreach
  7.  do while
  8.  Нет верного ответа

Вопрос 25

Чем отличает структуры, созданные с ключевым словом packed от обычной?

  1.  Позволяет проводить математические операторы над всей структурой
  2.  Позволяет объединить данные в один регистр
  3.  Позволяет проводит логические операторы над всей структурой как над одним вектором
  4.  Позволяет присваивать значение всей структуры в бит вектор
  5.  Все перечисленные