Вопросы с олимпиады по микроэлектронике — вопросы

Вопрос 1

1.  Нет, не всегда, он может отсутствовать, если в теле процесса присутствует оператор WAIT;
2.  Да, если в теле оператора процесса присутствует оператор WAIT.
3.  Да;
4.  Нет, не всегда, он может отсутствовать, если в теле процесса присутствует оператор STOP;

Вопрос 2

1.  Ключевое слово DEFAULT в подпрограмме используется в случае, когда при их вызове
2.  Сигналы бывают двух типов – внешние и внутренние;
3.  Пакеты включают библиотеки.
4.  В одном VHDL-файле проекта не может быть множество архитектурных тел.
5.  Процедуры в VHDL никогда не содержат оператор RETURN;

Вопрос 3

1.  word := (... => '0');
2.  FOR i in array’range ... a = b.
3.  comp <= ‘1’ ... a = b ELSE ‘0’;
4.  STD_LOGIC_... (31 DOWNTO 0);

Вопрос 4

1.  Прерывает выполнение работы цикла;
2.  Такого оператора не существует.
3.  Прерывает выполнение текущей итерации цикла;
4.  Не может быть указан;

Вопрос 5

1.  Да, только для переменных и сигналов типа BIT;
2.  Нет;
3.  Да;
4.  Да, только для переменных и сигналов типа BOOLEAN;

Вопрос 6

1.  PACKAGE.
2.  TO;
3.  TIME;
4.  WHEN;
5.  DOWNTO;

Вопрос 7

1.  TIME, PHYSICAL
2.  BIT
3.  PHYSICAL
4.  TIME
5.  INTEGER

Вопрос 8

1.  Используется при работе с процедурой расчета времени моделирования.
2.  Определяет состояние системы, когда происходит блокировка выполнения процессов;
3.  Используется для определения значения сигнала, имеющего несколько источников (драйверов);
4.  Разрешает выполнение функции при заданном условии.

Вопрос 9

signal Sig : bit_vector(7 downto 0);
...
isEqual: process (Sig) is
... -– оператор проверки условия
end process isEqual;

1.  if Sig = (others => '0') then …;
2.  if Sig /= not (others => '0')then …;
3.  if Sig = (Sig'range => '0') then …;
4.  if Sig = "00000000" then …;

Вопрос 10

1.  Да;
2.  Нет;
3.  Данный тип операторов в VHDL отсутствует.
4.  Все зависит от контекста;

Вопрос 11

1.  Используются для указания пользовательского типа данных;
2.  Указывают на длину времени моделирования;
3.  Позволяют указать время моделирования системы.
4.  Используются при создании набора данных, размер которых заранее неизвестен;

Вопрос 12

go : PROCESS (a, b)
SIGNAL y: BIT;
BEGIN
  IF (a /= b) THEN
    y <= a;
  ELSE
    y <= b;
  END IF;
END PROCESS;

1.  y будет присвоено значение 5;
2.  Система моделирования выдаст ошибку моделирования;
3.  y будет присвоено значение 4;
4.  Компилятор/синтезатор выдаст ошибку компиляции.

Вопрос 13

1.  В предложенном списке отсутствует.
2.  ==
3.  <=
4.  =
5.   :=

Вопрос 14

1.  Циклический;
2.  Поведенческий и структурный;
3.  Структурный.
4.  Конструкторский;
5.  Поведенческий;

Вопрос 15

1.  Да, только если он объявлен в пакете (PACKAGE);
2.  Да;
3.  Нет;
4.  Да, только в стандарте VHDL'1993.

Вопрос 16

1.  Да, но только если в процессе синтеза используется специальная директива компилятору “ -compile_string ”.
2.  Нет.
3.  Да.

Вопрос 17

1.  write_mode, read_mode;
2.  write_mode, read_mode, append_mode;
3.  packet_write_mode, packet_read_mode, packet_append_mode;
4.  append_mode, read_write_mode.

Вопрос 18

1.  Позволяет определить компоненты, которые должны использовать именованное связывание;
2.  Определяет «сквозное» соединение портов, находящихся на различных уровнях иерархии компонентов;
3.  Определяет какое количество входных портов соответствующих компонентов оставить неподключенным;
4.  Позволяет не производить связывание портов компонентов, находящихся на разных уровнях иерархии;

Вопрос 19

1.  (C) FLOAT;
2.  (A) BOOLEAN;
3.  (B) BIT;
4.  (E) INTEGER;
5.  (D) REAL;
6.  Ответы А, С, В
7.  Ответы C, D

Вопрос 20

1.  Массив
2.  Сигнал (SIGNAL)
3.  Любой скалярный тип
4.  Константа (CONSTANT)