«Случай — это псевдоним Бога, когда Он не хочет подписываться своим собственным именем.» А. Франс

Вопросы с олимпиады по микроэлектронике — вопросы

Перейти к: навигация, поиск
12345678910
11121314151617181920
Данный тест позволит вам проверить знания в различных областях микроэлектроники

Вариант 1595816927.


Ваше имя: 


Вопрос 1

8. Указательные типы данных: (!?)

  1.  Используются для указания пользовательского типа данных;
  2.  Позволяют указать время моделирования системы.
  3.  Указывают на длину времени моделирования;
  4.  Используются при создании набора данных, размер которых заранее неизвестен;

Вопрос 2

31. Компоненты (COMPONENT) могут быть объявлены:

  1.  В декларативной части архитектурного тела (ARCHITECTURE);
  2.  В декларативной части процесса (PROCESS);
  3.  В пакете (PACKAGE);
  4.  В подпрограмме;
  5.  Только в процедуре (PROCEDURE).

Вопрос 3

5. Оператор NEXT:

  1.  Используется для прерывания текущей итерации в теле операторов цикла;
  2.  Прерывает текущую итерацию выполнения процесса.
  3.  Относится к классу параллельных операторов;
  4.  Определяет выполнение следующего по коду оператора;

Вопрос 4

27. Какие утверждения верны:

  1.  В одном VHDL-файле проекта не может быть множество архитектурных тел.
  2.  Сигналы бывают двух типов – внешние и внутренние;
  3.  Процедуры в VHDL никогда не содержат оператор RETURN;
  4.  Ключевое слово DEFAULT в подпрограмме используется в случае, когда при их вызове
  5.  Пакеты включают библиотеки.

Вопрос 5

4. Сигналы (SIGNAL) могут быть объявлены:

  1.  (A) В декларативной части процесса (PROCESS);
  2.  (E) В подпрограммах.
  3.  (B) В декларативной части архитектурного тела (ARCHITECTURE);
  4.  (D) В пакетах (PACKAGE);
  5.  В вариантах A, B, D, E
  6.  (C) В декларативной части файла-проекта на VHDL (секция ENTITY):
  7.  В вариантах B, E

Вопрос 6

29. Оператор EXIT в теле цикла:

  1.  Прерывает выполнение текущей итерации цикла;
  2.  Не может быть указан;
  3.  Прерывает выполнение работы цикла;
  4.  Такого оператора не существует.

Вопрос 7

33. Последовательностные операторы могут использоваться:

  1.  В функциях;
  2.  В функциях и операторах PROCESS
  3.  В теле оператора PROCESS.
  4.  В теле оператора условной генерации компонентов (IF … GENERATE);
  5.  В архитектурном теле (ARCHITECTURE);

Вопрос 8

40. Какое из устройств будет результатом синтеза, представленной ниже части кода:
...
process (C, ALOAD,D)
begin
if (ALOAD='1') then
tmp <= D;
elsif rising_edge(C) then
tmp <= tmp(6 downto 0) & '0';
SO <= tmp(7);
end if;
end;
end Behavioral;
...
  1.  Последовательно-параллельный регистр;
  2.  Делитель частоты с загружаемым коэффициентом деления.
  3.  Параллельный регистр;
  4.  Параллельно-последовательный регистр;
  5.  Регистр последовательного приближения;

Вопрос 9

22. Ключевое слово OPEN при связывании портов (PORT MAP): ?!

  1.  Определяет какое количество входных портов соответствующих компонентов оставить неподключенным;
  2.  Позволяет определить компоненты, которые должны использовать именованное связывание;
  3.  Определяет «сквозное» соединение портов, находящихся на различных уровнях иерархии компонентов;
  4.  Позволяет не производить связывание портов компонентов, находящихся на разных уровнях иерархии;

Вопрос 10

12. Оператор GENERATE относится к классу последовательностных операторов:

  1.  Да, только в стандарте VHDL'1993.
  2.  Да;
  3.  Нет;
  4.  Да, только если он объявлен в пакете (PACKAGE);

Вопрос 11

1. Укажите необходимую конструкцию (вместо троеточия) STD_LOGIC_VECTOR (7 … 0):

  1.  TO;
  2.  TIME;
  3.  DOWNTO;
  4.  PACKAGE.
  5.  WHEN;

Вопрос 12

39. Укажите, какой из представленных ниже операторов проверки условия (на равенство некоторому константному значению) допустим в теле процесса isEqual:
signal Sig : bit_vector(7 downto 0);
...
isEqual: process (Sig) is
... -– оператор проверки условия
end process isEqual;
  1.  if Sig = "00000000" then …;
  2.  if Sig /= not (others => '0')then …;
  3.  if Sig = (Sig'range => '0') then …;
  4.  if Sig = (others => '0') then …;

Вопрос 13

16. Символ & определяет логическую операцию И?

  1.  Нет;
  2.  Да;
  3.  Да, только для переменных и сигналов типа BOOLEAN;
  4.  Да, только для переменных и сигналов типа BIT;

Вопрос 14

7. Может вернуть различное значение при каждом новом обращении: (!?)

  1.  Функция типа PURE, (IMPURE один раз точно возвращает значение)
  2.  Функция типа IMPURE;
  3.  Оператор WAIT;
  4.  Функция типа PURE.
  5.  Алиас (ALIAS);

Вопрос 15

11. Какой будет результат после выполнения следующего кода, при a = 5, b = 4 (a, b – входные порты типа INTEGER соответственно):
go : PROCESS (a, b)
SIGNAL y: BIT;
BEGIN
  IF (a /= b) THEN
    y <= a;
  ELSE
    y <= b;
  END IF;
END PROCESS;
  1.  y будет присвоено значение 4;
  2.  Система моделирования выдаст ошибку моделирования;
  3.  Компилятор/синтезатор выдаст ошибку компиляции.
  4.  y будет присвоено значение 5;

Вопрос 16

13. Оператор присваивания значения переменной относится к классу последовательностных операторов:

  1.  Да;
  2.  Нет;
  3.  Данный тип операторов в VHDL отсутствует.
  4.  Все зависит от контекста;

Вопрос 17

14. Базовым для типа данных NATURAL является тип данных POSITIVE: ?!

  1.  Да;
  2.  Нет;
  3.  Да, но только в стандарте VHDL`1989.

Вопрос 18

2. В VHDL при объявлении (задании) структуры данных типа массив его размер должен обязательно быть заранее определен.

  1.  Нет;
  2.  Да;
  3.  Да, если объявлен в декларативной части процесса.
  4.  Да, если объявление осуществляется в пакете;

Вопрос 19

28. Параллельный оператор присваивания значению сигналу имеет следующий вид:

  1.  =
  2.  ==
  3.  В предложенном списке отсутствует.
  4.   :=
  5.  <=

Вопрос 20

35. Какие из перечисленных ниже операторов относятся к классу параллельных (CONCURRENT)?

  1.  Оператор присвоения значения переменной.
  2.  Условный оператор IF … THEN … ELSE;
  3.  Оператор PROCESS;
  4.  Оператор BLOCK;
  5.  Оператор селективного присваивания значения сигналу (SELECT);
  6.  Оператор PROCESS и BLOCK и SELECT;