ПЦУСБ/Лабораторная работа 2

Ссылки сюда (28) →

Лекции ПЦУСБ

• Чеклист

---

Лекции

• Лекция 1
• Лекция 2
• Лекция 3
• Лекция 4

---

Практические

• Практическая работа 1
• Практическая работа 2
• Практическая работа 3

Тесты

• Тест 1 - Основы VHDL

---

Лабораторные

• Лабораторная работа 1
• Лабораторная работа 2
• Лабораторная работа 3

---

Доп. материалы

• Ссылки
• Книги
• Софт
  • Редактор Emacs
  • ModelSim
  • ISE

---

• Форум
• Журнал
• План сдачи заданий

Описание и моделирование нерегулярных логических схем

Задание

Для заданной нерегулярной логической схемы:

• cоставить структурное VHDL-описание;
• выполнить моделирование на всех наборах значений входных переменных;
• построить систему логических функций, реализуемую схемой;
• найти критический путь в схеме.

Рекомендуемый порядок выполнения работы

1. Составить VHDL-модель каждого из типов элементов, входящих в схему. Если в схеме есть элементы одинакового типа, то составляется одна модель для всех элементов данного типа. Модель элемента должна соответствовать задержке, указанной в табл. 5.1. При графическом изображении логического элемента на схеме будет указываться его тип (библиотечное имя) и имена входных и выходных полюсов.

2. Составить VHDL-модель схемы в целом.

3. Составить тестирующую программу для всех наборов значений входных переменных.

4. Провести моделирование и получить временную диаграмму.

5. По временной диаграмме записать систему логических функций, реализуемых схемой.

6. Для каждого тестирующего набора определить задержку схемы.

7. Найти критический путь на схеме – путь с наибольшей суммарной задержкой элементов.

Требования к оформлению отчета

1. В отчете должна быть нарисована логическая схема. При этом обозначения сигналов, элементов схемы должны соответствовать описанию на языке VHDL.

2. В отчете должен содержаться VHDL'-код' схемы и тестирующая программа.

3. VHDL-код и тест должны быть в отдельных файлах и содержать комментарии:

• автор разработанной VHDL-модели;
• номер варианта;

4. В отчете должны содержаться временные диаграммы, соответствующие тестирующей программе.

5. В отчете должна содержаться система логических функций, реализуемых схемой.

6. На логической схеме должен быть отмечен критический путь.

7. В отчете должно быть указано значение задержки схемы, соответствующее задержке критического пути.

Логические элементы
Имя элемента	Функция элемента	Задержка, нс
GND		1
VCC		1
N		1
A2		2
A3		3
A4		4
A6		6
A8		8
EX2		5
MX2		3
NA2		2
NA3		3
NA3O2		4
NA4		5
NAO2		3
NAO22		3
NAO3		5
NAOA2		4
NEX2		5
NMX2		6
NMX4		8
NO2		3
NO3		4
NO3A2		5
NO4		5
NOA2		3
NOA22		4
NOA3		5
NOAO2		4
O2		2
O3		3
O4		4
O6		6
O8		8

GND		1	---	---
VCC		1	---	---
N		2	100	160
A2		4	1000	511
A3		5	1500	824
A4		6	400	1156
A6		10	400	1505
A8		12	400	2121
EX2		7	1000	592
MX2		8	1000	938
NA2		3	200	275
NA3		4	300	425
NA3O2		5	300	441
NA4		5	400	742
NAO2		4	200	362
NAO22		5	200	487
NAO3		5	300	1000
NAOA2		5	200	1000
NEX2		7	1000	526
NMX2		6	1000	593
NMX4		15	1000	910
NO2		3	200	299
NO3		4	300	559
NO3A2		5	300	643
NO4		5	400	1087
NOA2		4	200	346
NOA22		5	200	477
NOA3		5	300	570
NOAO2		5	200	570
O2		4	1000	601
O3		5	1500	946
O4		6	1500	1400
O6		10	1500	1831
O8	|| 12 || 1500 || 2388
DFRS	D-триггер, управляемый положительным фронтом с асинхронным сбросом и установкой с прямым выходом || 25 || 1000 || 1300

СПРАВОЧНИКИ

СПРАВОЧНИК 1.

Петровский И.И., Прибыльский А.В., Троян А.А., Чувелев В.С. Логические ИС. КР 1533. КР 1554. Справочник. Изд. “Бином”, 1993. Часть I, II.

СПРАВОЧНИК 2.

Применение интегральных микросхем в электронной вычислительной технике: Справочник / Р.В. Данилов, С.А. Ельцова, Ю.П.Иванов и др. Под ред. Б.Н. Файзулаева, Б.В. Тарабрина. – М. Радио и связь. 1987. 384.

СПРАВОЧНИК 3.

Цифровые интегральные микросхемы: Справочник. / М.И. Богданович, И.Н. Грель и др. Минск, Изд-во “Беларусь”, 1991, 493с.