Quiz:DV T4

Пройти тест «Вопросы по лекции 4 (Верификация цифровых схем)»   |   Версия для печати

[+] Показать лог разбора страницы теста

[-] Скрыть лог разбора страницы теста

 [INFO] Article revision: 6660
 [INFO] Begin definition list item for quiz field "name": ; Название:
 [INFO] Quiz name = Вопросы по лекции 4 (Верификация цифровых схем)
 [INFO] Begin definition list item for quiz field "intro": ; Введение:
 [INFO] Quiz intro = Данный тест позволит вам проверить базовые знания построения тестовых окружений
 [INFO] Begin definition list item for quiz field "mode": ; Режим:
 [INFO] Quiz mode = TEST
 [INFO] Begin definition list item for quiz field "limit_questions": ; Число вопросов:
 [INFO] Quiz limit_questions = 20
 [INFO] Begin definition list item for quiz field "shuffle_questions": ; Переставлять вопросы:
 [INFO] Quiz shuffle_questions = 1
 [INFO] Begin definition list item for quiz field "shuffle_choices": ; Переставлять ответы:
 [INFO] Quiz shuffle_choices = 1
 [INFO] Begin definition list item for quiz field "ok_percent": ; Процент завершения:
 [INFO] Quiz ok_percent = 95
 [INFO] Begin question section: ===Вопрос: UVM4-1===
 [INFO] Begin multiple choice section: ====Ответы====
 [INFO] Parsed correct choice: Нет верного ответа
 [INFO] Parsed choice: Все перечисленные;
 [INFO] Parsed choice: put;
 [INFO] Parsed choice: get;
 [INFO] Parsed choice: peek;
 [INFO] Parsed choice: transport;
 [INFO] Begin question section: ===Вопрос: UVM4-2===
 [INFO] Begin multiple choice section: ====Ответы====
 [INFO] Parsed choice: Да, потому что он блокирующий
 [INFO] Parsed choice: Нет, потому что внутри функции write нельзя вызывать таску put
 [INFO] Parsed choice: Нет, потому что внутри функции нельзя можно вызвать таску потребляющую время.
 [INFO] Parsed correct choice: Да, потому что внутри функции можно вызвать таску не потребляющую время.

Название

Вопросы по лекции 1 (Верификация цифровых схем)

Введение

Данный тест позволит вам проверить базовые знания языка SystemVerilog

Режим

TEST

Число вопросов

25

Переставлять вопросы

да

Переставлять ответы

да

Процент завершения

85

Вопрос: SV-1

Можно ли присваивать значения переменных из нескольких процессов (операторы initial или always)?

Ответы

• Правильный ответ: Да;
• Нет;
• Только из оператора initial;
• Только из оператор always;

Вопрос: SV-2

Какие из перечисленных литералов имеют разрядность 32 бита?

Ответы

• 876, 31'd32, 32'h5_3, 32'b12 ;
• Правильный ответ: 32'd11111, 32'b22222, 33333,
• 'h32, 32'd007, 32000;
• 32'x032, 2016, 31'hff, 32'd2016.

Вопрос: SV-3

Какой из операторов языка SystemVerilog сравнивает две строки с учетом регистра?

Ответы

• Правильный ответ: compare
• icompare
• atoi
• itoa
• substr
• tolower
• getc
• toupper
• putc
• len

Вопрос: SV-4

Какой из операторов SV сравнивает две строки без учета регистра?

Ответы

• compare
• Правильный ответ: icompare
• atoi
• itoa
• substr
• tolower
• getc
• toupper
• putc
• len