VHDL-2019
Материал из Wiki
Полезные ссылки:
- Webinar: New Features in VHDL 2019 - WEBINAR (требуется регистрация для просмотра)
- http://www.eda-twiki.org/cgi-bin/view.cgi/P1076/VHDL2017 - Описание изменений языка VHDL-2019
- https://vhdlwhiz.com/vhdl-2019/ - описание нововведений в VHDL-2019
- https://standards.ieee.org/standard/1076-2019.html Ссылка на стандарт языка VHDL-2019
- VHDL-2019: the Users Standard - Краткое описание нововведений VHDL-2019 на сайте osvvm.org
- VHDL-2019: Just the New Stuff Part 1: Interfaces, Conditional Analysis, File IO, and The New Environment
- What's new in VHDL 2019?, часть 2, Часть 3, Часть 4- Описание нововведений VHDL-2019 от создателей текстового редактора Sigasi
- https://opensource.ieee.org/vasg/Packages - исходные коды IEEE-пакетов VHDL
EDA Playground examples
- My exaple of mode view usage
- VHDL-2019 example of conversion from integer to std_logic_vector -> edaplayground Example: VHDL-2019 handle of receiver of return value
- VHDL-2019 private and alas in protected types
- VHDL-2019 std.env
Основные нововведения в VHDL-2019
- Interfaces (Mode views)
- Garbage collection
- 64-bit integers
- Conditional analysis
- Shared variables on entities
- Generics on protected types
- Generics on subprograms
- Partially connected vectors in port maps
- APIs
- New Attributes
- Anonymous Types
