ПЦУСБ/Лабораторная работа 2 — различия между версиями
ANA (обсуждение | вклад) |
ANA (обсуждение | вклад) м |
||
| Строка 1: | Строка 1: | ||
{{ПЦУСБ TOC}} | {{ПЦУСБ TOC}} | ||
| − | + | == Описание и моделирование нерегулярных логических схем == | |
| − | + | ||
| − | + | ||
| − | + | ||
| − | + | ||
| − | + | ||
| − | + | ||
| − | + | ||
| − | + | ||
| + | ===Задание=== | ||
| + | Для заданной нерегулярной логической схемы: | ||
* cоставить структурное VHDL-описание; | * cоставить структурное VHDL-описание; | ||
* выполнить моделирование на всех наборах значений входных переменных; | * выполнить моделирование на всех наборах значений входных переменных; | ||
| Строка 19: | Строка 13: | ||
1. Составить VHDL-модель каждого из типов элементов, входящих в схему. Если в схеме есть элементы одинакового типа, то составляется ''одна модель'' для всех элементов данного типа. Модель элемента должна соответствовать задержке, указанной в табл. 5.1. При графическом изображении логического элемента на схеме будет указываться его тип (библиотечное имя) и имена входных и выходных полюсов. | 1. Составить VHDL-модель каждого из типов элементов, входящих в схему. Если в схеме есть элементы одинакового типа, то составляется ''одна модель'' для всех элементов данного типа. Модель элемента должна соответствовать задержке, указанной в табл. 5.1. При графическом изображении логического элемента на схеме будет указываться его тип (библиотечное имя) и имена входных и выходных полюсов. | ||
| − | |||
| − | |||
2. Составить VHDL-модель схемы в целом. | 2. Составить VHDL-модель схемы в целом. | ||
| − | |||
| − | |||
3. Составить тестирующую программу для всех наборов значений входных переменных. | 3. Составить тестирующую программу для всех наборов значений входных переменных. | ||
| − | |||
| − | |||
4. Провести моделирование и получить временную диаграмму. | 4. Провести моделирование и получить временную диаграмму. | ||
| − | |||
| − | |||
5. По временной диаграмме записать систему логических функций, реализуемых схемой. | 5. По временной диаграмме записать систему логических функций, реализуемых схемой. | ||
| − | |||
| − | |||
6. Для каждого тестирующего набора определить задержку схемы. | 6. Для каждого тестирующего набора определить задержку схемы. | ||
| − | |||
| − | |||
7. Найти критический путь на схеме – путь с наибольшей суммарной задержкой элементов. | 7. Найти критический путь на схеме – путь с наибольшей суммарной задержкой элементов. | ||
| − | + | === Требования к оформлению отчета === | |
1. В отчете должна быть нарисована логическая '''схема'''. При этом обозначения сигналов, элементов схемы должны ''соответствовать''''' '''описанию на языке VHDL. | 1. В отчете должна быть нарисована логическая '''схема'''. При этом обозначения сигналов, элементов схемы должны ''соответствовать''''' '''описанию на языке VHDL. | ||
| − | |||
| − | |||
2. В отчете должен содержаться '''VHDL''''''-код''' схемы и '''тестирующая программа'''. | 2. В отчете должен содержаться '''VHDL''''''-код''' схемы и '''тестирующая программа'''. | ||
| − | |||
| − | |||
3. VHDL-код и тест должны быть в ''отдельных'' файлах и содержать ''комментарии:'' | 3. VHDL-код и тест должны быть в ''отдельных'' файлах и содержать ''комментарии:'' | ||
| − | + | * автор разработанной VHDL-модели; | |
| − | + | * номер варианта; | |
| − | автор разработанной VHDL-модели; | + | |
| − | + | ||
| − | + | ||
| − | + | ||
| − | номер варианта; | + | |
| − | + | ||
| − | + | ||
4. В отчете должны содержаться '''временные диаграммы''', соответствующие тестирующей программе. | 4. В отчете должны содержаться '''временные диаграммы''', соответствующие тестирующей программе. | ||
| − | |||
| − | |||
5. В отчете должна содержаться '''система логических функций''', реализуемых схемой. | 5. В отчете должна содержаться '''система логических функций''', реализуемых схемой. | ||
| − | |||
| − | |||
6. На логической схеме должен быть отмечен '''критический путь'''. | 6. На логической схеме должен быть отмечен '''критический путь'''. | ||
| − | |||
| − | |||
7. В отчете должно быть указано значение задержки схемы, соответствующее задержке критического пути. | 7. В отчете должно быть указано значение задержки схемы, соответствующее задержке критического пути. | ||
| − | {| cellspacing=" | + | {| cellspacing="1" cellpadding="3" class=standard align=center |
| + | ! valign="TOP" colspan="3" | Логические элементы | ||
|- | |- | ||
| − | + | ! Имя элемента | |
| − | + | ! Функция элемента | |
| − | + | ! Задержка, нс | |
| − | + | ||
| − | + | ||
| − | + | ||
| − | + | ||
| − | + | ||
| − | элемента | + | |
| − | + | ||
| − | + | ||
| − | + | ||
| − | + | ||
| − | + | ||
| − | + | ||
|- | |- | ||
| GND | | GND | ||
| − | | | + | | <m>Y = 0;</m> |
| 1 | | 1 | ||
|- | |- | ||
| VCC | | VCC | ||
| − | | | + | | <m>Y = 1;</m> |
| 1 | | 1 | ||
|- | |- | ||
| N | | N | ||
| − | | | + | | <m>Y = \overline A;</m> |
| 1 | | 1 | ||
|- | |- | ||
| Строка 137: | Строка 91: | ||
| | | | ||
| 3 | | 3 | ||
| − | |||
| − | |||
|- | |- | ||
| NA2 | | NA2 | ||
| Строка 237: | Строка 189: | ||
|} | |} | ||
| − | == СПРАВОЧНИКИ == | + | === СПРАВОЧНИКИ === |
'''СПРАВОЧНИК 1. ''' | '''СПРАВОЧНИК 1. ''' | ||
| − | |||
| − | |||
'''Петровский И.И., Прибыльский А.В., Троян А.А., Чувелев В.С. Логические ИС. КР 1533. КР 1554. Справочник. Изд. “Бином”, 1993. Часть I, II. ''' | '''Петровский И.И., Прибыльский А.В., Троян А.А., Чувелев В.С. Логические ИС. КР 1533. КР 1554. Справочник. Изд. “Бином”, 1993. Часть I, II. ''' | ||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
| − | |||
''' СПРАВОЧНИК 2. ''' | ''' СПРАВОЧНИК 2. ''' | ||
| − | |||
| − | |||
'''Применение интегральных микросхем в электронной вычислительной технике: Справочник / Р.В. Данилов, С.А. Ельцова, Ю.П.Иванов и др. Под ред. Б.Н. Файзулаева, Б.В. Тарабрина. – М. Радио и связь. 1987. 384. ''' | '''Применение интегральных микросхем в электронной вычислительной технике: Справочник / Р.В. Данилов, С.А. Ельцова, Ю.П.Иванов и др. Под ред. Б.Н. Файзулаева, Б.В. Тарабрина. – М. Радио и связь. 1987. 384. ''' | ||
| − | |||
| − | |||
| − | |||
| − | |||
''' СПРАВОЧНИК 3.''' | ''' СПРАВОЧНИК 3.''' | ||
| − | |||
| − | |||
'''Цифровые интегральные микросхемы: Справочник. / М.И. Богданович, И.Н. Грель и др. Минск, Изд-во “Беларусь”, 1991, 493с. ''' | '''Цифровые интегральные микросхемы: Справочник. / М.И. Богданович, И.Н. Грель и др. Минск, Изд-во “Беларусь”, 1991, 493с. ''' | ||
Версия 14:13, 19 сентября 2013
- Лабораторная работа 1
- Лабораторная работа 2
- Лабораторная работа 3
- Лабораторная работа 4
Содержание |
Описание и моделирование нерегулярных логических схем
Задание
Для заданной нерегулярной логической схемы:
- cоставить структурное VHDL-описание;
- выполнить моделирование на всех наборах значений входных переменных;
- построить систему логических функций, реализуемую схемой;
- найти критический путь в схеме.
Рекомендуемый порядок выполнения работы
1. Составить VHDL-модель каждого из типов элементов, входящих в схему. Если в схеме есть элементы одинакового типа, то составляется одна модель для всех элементов данного типа. Модель элемента должна соответствовать задержке, указанной в табл. 5.1. При графическом изображении логического элемента на схеме будет указываться его тип (библиотечное имя) и имена входных и выходных полюсов.
2. Составить VHDL-модель схемы в целом.
3. Составить тестирующую программу для всех наборов значений входных переменных.
4. Провести моделирование и получить временную диаграмму.
5. По временной диаграмме записать систему логических функций, реализуемых схемой.
6. Для каждого тестирующего набора определить задержку схемы.
7. Найти критический путь на схеме – путь с наибольшей суммарной задержкой элементов.
Требования к оформлению отчета
1. В отчете должна быть нарисована логическая схема. При этом обозначения сигналов, элементов схемы должны соответствовать описанию на языке VHDL.
2. В отчете должен содержаться VHDL'-код' схемы и тестирующая программа.
3. VHDL-код и тест должны быть в отдельных файлах и содержать комментарии:
- автор разработанной VHDL-модели;
- номер варианта;
4. В отчете должны содержаться временные диаграммы, соответствующие тестирующей программе.
5. В отчете должна содержаться система логических функций, реализуемых схемой.
6. На логической схеме должен быть отмечен критический путь.
7. В отчете должно быть указано значение задержки схемы, соответствующее задержке критического пути.
| Логические элементы | ||
|---|---|---|
| Имя элемента | Функция элемента | Задержка, нс |
| GND | 1 | |
| VCC | 1 | |
| N | 1 | |
| A2 | 2 | |
| A3 | 3 | |
| A4 | 4 | |
| A6 | 6 | |
| A8 | 8 | |
| EX2 | 5 | |
| MX2 | 3 | |
| NA2 | 2 | |
| NA3 | 3 | |
| NA3O2 | 4 | |
| NA4 | 5 | |
| NAO2 | 3 | |
| NAO22 | 3 | |
| NAO3 | 5 | |
| NAOA2 | 4 | |
| NEX2 | 5 | |
| NMX2 | 6 | |
| NMX4 | 8 | |
| NO2 | 3 | |
| NO3 | 4 | |
| NO3A2 | 5 | |
| NO4 | 5 | |
| NOA2 | 3 | |
| NOA22 | 4 | |
| NOA3 | 5 | |
| NOAO2 | 4 | |
| O2 | 2 | |
| O3 | 3 | |
| O4 | 4 | |
| O6 | 6 | |
| O8 | 8 | |
СПРАВОЧНИКИ
СПРАВОЧНИК 1.
Петровский И.И., Прибыльский А.В., Троян А.А., Чувелев В.С. Логические ИС. КР 1533. КР 1554. Справочник. Изд. “Бином”, 1993. Часть I, II.
СПРАВОЧНИК 2.
Применение интегральных микросхем в электронной вычислительной технике: Справочник / Р.В. Данилов, С.А. Ельцова, Ю.П.Иванов и др. Под ред. Б.Н. Файзулаева, Б.В. Тарабрина. – М. Радио и связь. 1987. 384.
СПРАВОЧНИК 3.
Цифровые интегральные микросхемы: Справочник. / М.И. Богданович, И.Н. Грель и др. Минск, Изд-во “Беларусь”, 1991, 493с.
