ПЦУСБ/Практическая работа 3 — различия между версиями

Текущая версия на 15:24, 15 ноября 2013

Общие требования к выполнению

Задание: Разработать и верифицировать параметризованную (через generic) VHDL-модель цифрового блока с использованием оператора generate.

1. Уточнить задание: определить имена (назначение) и разрядность входов/выходов, описать выполняемые функции (таблицей истинности или лог. выражениями).
2. Составить блок схему разрабатываемого цифрового блока.
3. Составить параметризованную VHDL-модель используя операторы generic и generate.
   • Допускается использовать только типы std_logic и std_logic_vector для портов и сигналов.
   • Размерность портов (векторов) должна задаваться через параметры generic, задаваемые в entity.
4. Составить «универсальную» тестирующую программу, проверяющую VHDL-модель блока на всех возможных входных наборах для заданной размерности блока.
   • Размерность тестируемого блока задаётся через generic в entity тестбенча или константу в декларативной части архитектуры тесбенча.
5. Провести моделирование тестбенча для двух разных размерностей разрабатываемого блока.
   • можно вместо проведения двух моделирований с разной размерностью блока "вставить" в тестбенч два разрабатываемых блока с разной размерностью и одновременно моделировать оба.
6. Составить отчет, включающий:
   • Задание.
   • Описание функций цифрового блока в виде таблицы истинности или лог. выражениями.
   • Блок схему.
   • VHDL модели цифрового блока и тестбенча.
   • Временные диаграммы для моделирования тестбенча с двумя разными размерностями разрабатываемого блока.

Сроки выполнения работы

гр. 013201	гр. 013202	Примечание
до 19.11.2013	до 28.11.2013	Сдать работу

Варианты заданий

Варианты заданий показаны справа в таблице, кто не знает № по списку, см. на странице План по сдаче контрольных заданий

Решения заданий (VHDL-модель и тестбенч) по одному варианту должны быть разными. При этом данное правило действует в рамках двух групп. Приоритет остаётся за тем, кто первый присылает отчет.

1. Дешифратор N → 2^N

2. Шифратор 2^N → N

3. Мультиплексор 2^N в 1

4. Демультиплексор 1 в 2^N

5. Сдвиговый N-разрядный регистр

• должен осуществлять сдвиг на один разряд влево и вправо.

6. Сумматор (N-разрядное число + M-разрядное число)

7. N-разрядный счетчик с последовательным асинхронным переносом (асинхронный счетчик на Т-триггерах)

8. Счетчик Джонсона на N-разрядов

9. Умножитель (N-разрядное число × M-разрядное число)

10. Преобразователь из кода Грея в двоичный код N-разрядного числа

11. Счетчик числа единиц и определение четности N-разрядного числа

12. Преобразователь из двоичного кода в код Грея N-разрядного числа