«Работать добросовестно — значит: работать, повышая свою квалификацию, проявляя инициативу в совершенствовании продукции, технологий, организации работ, оказывая не предусмотренную должностными инструкциями помощь другим сотрудникам (включая и руководителей) в общей им всем работе.

ПТСиПЦУвСБ/Практическая работа 4 — различия между версиями

Материал из Wiki
Перейти к: навигация, поиск
м (→‎Варианты заданий)
м (→‎Уровень сложности 0)
Строка 17: Строка 17:
 
=== Варианты заданий ===
 
=== Варианты заданий ===
 
==== Уровень сложности 0 ====
 
==== Уровень сложности 0 ====
 +
=====Задание 1-1 =====
 +
# Разработать синтезируемое VHDL-описание блока кодирования данных.
 +
## Входные порты: D_I, clk, rst.
 +
## Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
 +
# Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных (Можно на SystemC, можно и на VHDL).
 +
## Тестовое окружение содержит в себе блок чтения данных из файла и подачи данных на D_I.
 +
## Блок формирования тактового сигнала.
 +
## Блок формирования сигнала сброса по питанию.
 +
# Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).
 +
 +
* Тип выходной кодировки 1-256 (iso-15693-2) [[Файл:ISO15693-2.pdf]]
 +
 +
[[Файл:1-265_кодировка.jpg|600px]]
 +
 +
* Частота тактового сигнала 13.56 MHz
 +
* Перед стартом передачи данных посылать SOF
 +
 +
[[Файл:Sof_1-256_kod.jpg|300px]]
 +
 +
* После завершения передачи данных EOF
 +
 +
[[Файл:Eof_1-256.jpg|300px]]
 +
 +
=====Задание 1-2 =====
 +
# Разработать синтезируемое VHDL-описание блока декодирования данных.
 +
## Входные порты: D_I, clk, rst.
 +
## Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
 +
# Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных. (Можно на SystemC, можно и на VHDL).
 +
## Тестовое окружение содержит в себе блок записи принимаемых данных в файл.
 +
## Блок формирования тактового сигнала.
 +
## Блок формирования сигнала сброса по питанию.
 +
# Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).
 +
 +
* Тип входной кодировки 1-256 (iso-15693-2) [[Файл:ISO15693-2.pdf]]
 +
 +
[[Файл:1-265_кодировка.jpg|600px]]
 +
 +
* Частота тактового сигнала 13.56 MHz
 +
* Прием данных начинать после получения SOF
 +
 +
[[Файл:Sof_1-256_kod.jpg|300px| Символ SOF]]
 +
 +
* Прекращать прием после прихода символа EOF
 +
 +
[[Файл:Eof_1-256.jpg|300px| Символ EOF]]
 +
 +
=====Задание 2-1=====
 +
 +
# Разработать синтезируемое VHDL-описание блока кодирования данных.
 +
## Входные порты: D_I, clk, rst.
 +
## Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
 +
# Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных (Можно на SystemC, можно и на VHDL).
 +
## Тестовое окружение содержит в себе блок чтения данных из файла и подачи данных на D_I.
 +
## Блок формирования тактового сигнала.
 +
## Блок формирования сигнала сброса по питанию.
 +
# Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).
 +
 +
* Тип выходной кодировки 1-256 (iso-15693-2) [[Файл:ISO15693-2.pdf]]
 +
 +
[[Файл:1-4_кодировка.jpg|600px]]
 +
 +
* Частота тактового сигнала 13.56 MHz
 +
* Перед стартом передачи данных посылать SOF
 +
 +
[[Файл:Sof_1-4_kod.jpg|300px]]
 +
 +
* После завершения передачи данных EOF
 +
 +
[[Файл:Eof_1-256.jpg|300px]]
 +
 +
=====Задание 2-2=====
 +
# Разработать синтезируемое VHDL-описание блока декодирования данных.
 +
## Входные порты: D_I, clk, rst.
 +
## Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
 +
# Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных. (Можно на SystemC, можно и на VHDL).
 +
## Тестовое окружение содержит в себе блок записи принимаемых данных в файл.
 +
## Блок формирования тактового сигнала.
 +
## Блок формирования сигнала сброса по питанию.
 +
# Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).
 +
 +
* Тип выходной кодировки 1-256 (iso-15693-2) [[Файл:ISO15693-2.pdf]]
 +
 +
[[Файл:1-4_кодировка.jpg|600px]]
 +
 +
* Частота тактового сигнала 13.56 MHz
 +
* Перед стартом передачи данных посылать SOF
 +
 +
[[Файл:Sof_1-4_kod.jpg|300px]]
 +
 +
* После завершения передачи данных EOF
 +
 +
[[Файл:Eof_1-256.jpg|300px]]
 +
 +
=====Задание 3-1=====
 +
# Разработать синтезируемое VHDL-описание блока кодирования данных.
 +
## Входные порты: D_I, clk, rst.
 +
## Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
 +
# Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных (Можно на SystemC, можно и на VHDL).
 +
## Тестовое окружение содержит в себе блок чтения данных из файла и подачи данных на D_I.
 +
## Блок формирования тактового сигнала.
 +
## Блок формирования сигнала сброса по питанию.
 +
# Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).
 +
 +
* Тип выходной кодировки 1-256 (iso-15693-2) [[Файл:ISO15693-2.pdf]]
 +
 +
[[Файл:Manchester_cod.jpg|600px]]
 +
 +
* Частота тактового сигнала 13.56 MHz
 +
* Перед стартом передачи данных посылать SOF
 +
 +
[[Файл:Sof_manchester_kod.jpg|600px]]
 +
 +
* После завершения передачи данных EOF
 +
 +
[[Файл:Eof_manchester_kod.jpg|600px]]
 +
 +
 +
=====Задание 3-2 =====
 +
 +
# Разработать синтезируемое VHDL-описание блока декодирования данных.
 +
## Входные порты: D_I, clk, rst.
 +
## Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
 +
# Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных. (Можно на SystemC, можно и на VHDL).
 +
## Тестовое окружение содержит в себе блок записи принимаемых данных в файл.
 +
## Блок формирования тактового сигнала.
 +
## Блок формирования сигнала сброса по питанию.
 +
# Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).
 +
 +
* Тип входной кодировки 1-256 (iso-15693-2) [[Файл:ISO15693-2.pdf]]
 +
 +
[[Файл:Manchester_cod.jpg|600px]]
 +
 +
* Частота тактового сигнала 13.56 MHz
 +
* Прием данных начинать после получения SOF
 +
 +
[[Файл:Sof_manchester_kod.jpg|600px| Символ SOF]]
 +
 +
* Прекращать прием после прихода символа EOF
 +
 +
[[Файл:Eof_manchester_kod.jpg|600px| Символ EOF]]
 +
 +
 +
=====Задание 4-1 =====
 +
 +
# Разработать синтезируемое VHDL-описание блока кодирования данных.
 +
## Входные порты: D_I, clk, rst.
 +
## Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
 +
# Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных (Можно на SystemC, можно и на VHDL).
 +
## Тестовое окружение содержит в себе блок чтения данных из файла и подачи данных на D_I.
 +
## Блок формирования тактового сигнала.
 +
## Блок формирования сигнала сброса по питанию.
 +
## Выходной порт DATA_O, для выдачи закодированных данных
 +
# Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).
 +
 +
* Тип выходной кодировки FM0 (iso-18000-6) [[Файл:ISO18000-6REV1v62.pdf]]
 +
 +
[[Файл:FM0_кодировка.jpg|500px]]
 +
 +
* Число передаваемых данных задается generic паратмером NUM_SEND_BIT
 +
* Частота тактового сигнала 1.98 MHz
 +
* Частота закодированных данных 640 KHz
 +
* Перед стартом передачи данных посылать SOF
 +
 +
[[Файл:Sof_FM0_kod.jpg|300px]]
 +
 +
* После завершения передачи данных, посылать EOF
 +
 +
[[Файл:Eof_FM0.jpg|300px]]
 +
 +
 +
=====Задание 4-2 =====
 +
 +
# Разработать синтезируемое VHDL-описание блока декодирования данных.
 +
## Входные порты: D_I, clk, rst.
 +
## Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
 +
# Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных. (Можно на SystemC, можно и на VHDL).
 +
## Тестовое окружение содержит в себе блок записи принимаемых данных в файл.
 +
## Блок формирования тактового сигнала.
 +
## Блок формирования сигнала сброса по питанию.
 +
# Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).
 +
 +
* Тип входной кодировки 1-256 (iso-18000-6) [[Файл:ISO18000-6REV1v62.pdf]]
 +
 +
[[Файл:FM0_кодировка.jpg|600px]]
 +
 +
* Число принимаемых данных задается в generic параметре NUM_GET_BIT!
 +
* Частота тактового сигнала 1.92 MHz
 +
* Частота закодированных данных 640 KHz
 +
* Прием данных начинать после получения SOF
 +
 +
[[Файл:Sof_FM0_kod.jpg|300px| Символ SOF]]
 +
 +
* Прекращать прием после прихода символа EOF или после получения заданного числа бит.
 +
 +
[[Файл:Eof_FM0.jpg|300px| Символ EOF]]
 +
 +
 +
=====Задание 5-1 =====
 +
 +
# Разработать синтезируемое VHDL-описание блока кодирования данных.
 +
## Входные порты: D_I, clk, rst.
 +
## Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
 +
# Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных (Можно на SystemC, можно и на VHDL).
 +
## Тестовое окружение содержит в себе блок чтения данных из файла и подачи данных на D_I.
 +
## Блок формирования тактового сигнала.
 +
## Блок формирования сигнала сброса по питанию.
 +
## Выходной порт DATA_O, для выдачи закодированных данных
 +
# Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).
 +
 +
* Тип выходной кодировки код Миллера (iso-18000-6) [[Файл:ISO18000-6REV1v62.pdf]]
 +
 +
[[Файл:Миллер_кодировка.jpg|600px]]
 +
[[Файл:Миллер кодировка состояния.jpg|300px]]
 +
 +
* Число передаваемых данных задается в generic параметре NUM_SEND_BIT !
 +
* Частота тактового сигнала 1.98 MHz
 +
* Частота закодированных данных 320 KHz (два такта выходной частоты на один бит данных, см. рис.)
 +
* Перед стартом передачи данных посылать SOF
 +
 +
[[Файл:Sof_миллер_kod.jpg|400px]]
 +
 +
* После завершения передачи данных посылать EOF
 +
 +
[[Файл:Eof_миллер.jpg|600px]]
 +
 +
 +
=====Задание 5-2 =====
 +
 +
# Разработать синтезируемое VHDL-описание блока декодирования данных.
 +
## Входные порты: D_I, clk, rst.
 +
## Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
 +
# Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных. (Можно на SystemC, можно и на VHDL).
 +
## Тестовое окружение содержит в себе блок записи принимаемых данных в файл.
 +
## Блок формирования тактового сигнала.
 +
## Блок формирования сигнала сброса по питанию.
 +
## Входной порт DATA_I, для принимаемых от кодера данных
 +
# Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).
 +
 +
* Тип входной кодировки код Миллера (iso-18000-6) [[Файл:ISO18000-6REV1v62.pdf]]
 +
 +
[[Файл:Миллер_кодировка.jpg|600px]]
 +
[[Файл:Миллер кодировка состояния.jpg|300px]]
 +
 +
* Число принимаемых данных задается в generic параметре NUM_GET_BIT!
 +
* Частота тактового сигнала 1.98 MHz
 +
* Частота закодированных данных 320 KHz (два такта выходной частоты на один бит данных, см. рис.)
 +
* Прием данных начинать после получения SOF
 +
 +
[[Файл:Sof_миллер_kod.jpg|400px| Символ SOF]]
 +
 +
* Прекращать прием после прихода символа EOF или после приема NUM_GET_BIT
 +
 +
[[Файл:Eof_миллер.jpg|400px| Символ EOF]]
 +
 +
 +
=====Задание 6-1=====
 +
 +
# Разработать синтезируемое VHDL-описание блока кодирования данных.
 +
## Входные порты: D_I, clk, rst.
 +
## Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
 +
# Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных (Можно на SystemC, можно и на VHDL).
 +
## Тестовое окружение содержит в себе блок чтения данных из файла и подачи данных на D_I.
 +
## Блок формирования тактового сигнала.
 +
## Блок формирования сигнала сброса по питанию.
 +
## Выходной порт DATA_O, для выдачи закодированных данных
 +
# Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).
 +
 +
* Тип выходной кодировки iso-18000-6 [[Файл:Input_18000-6_(E)REV1_v62.pdf]]
 +
 +
[[Файл:Input_18000_кодировка.jpg|400px]]
 +
 +
* Число передаваемых данных задается в generic параметре NUM_SEND_BIT !
 +
* Частота тактового сигнала 8 MHz
 +
* Tari= 6.25us (см. рис.)
 +
* RTcal= (Data-0) + (Data-1)=3 * Tari = 18.75us
 +
* Перед стартом передачи данных посылать SOF
 +
 +
[[Файл:Sof input 18000 kod.jpg|400px]]
 +
 +
* Завершение передачи данных после посылки NUM_SEND_BIT бит данных.
 +
 +
 +
=====Задание 6-2=====
 +
 +
# Разработать синтезируемое VHDL-описание блока кодирования данных.
 +
## Входные порты: D_I, clk, rst.
 +
## Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
 +
# Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных (Можно на SystemC, можно и на VHDL).
 +
## Тестовое окружение содержит в себе блок чтения данных из файла и подачи данных на D_I.
 +
## Блок формирования тактового сигнала.
 +
## Блок формирования сигнала сброса по питанию.
 +
## Входной порт DATA_I, для принимаемых от кодера данных
 +
# Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).
 +
 +
* Тип входной кодировки iso-18000-6 [[Файл:Input_18000-6_(E)REV1_v62.pdf]]
 +
 +
[[Файл:Input_18000_кодировка.jpg|400px]]
 +
 +
* Число принимаемых данных задается в generic параметре NUM_GET_BIT!
 +
* Частота тактового сигнала 1.92 MHz
 +
* Tari= 6.25us (см. рис.)
 +
* RTcal= (Data-0) + (Data-1)=3 * Tari = 18.75us
 +
* Данные декодировать после получения SOF
 +
 +
[[Файл:Sof input 18000 kod.jpg|400px]]
 +
 +
* Полученный символ кодирует 1, если его длинна больше RTcal/2, если меньше, то кодирует логический 0.
 +
* Завершение передачи данных после посылки NUM_SEND_BIT бит данных.
 +
 +
 +
=====Задание 7-1=====
 +
 +
# Разработать синтезируемое VHDL-описание блока кодирования данных.
 +
## Входные порты: D_I, clk, rst.
 +
## Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
 +
# Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных (Можно на SystemC, можно и на VHDL).
 +
## Тестовое окружение содержит в себе блок чтения данных из файла и подачи данных на D_I.
 +
## Блок формирования тактового сигнала.
 +
## Блок формирования сигнала сброса по питанию.
 +
## Выходной порт DATA_O, для выдачи закодированных данных
 +
# Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).
 +
 +
* Тип выходной кодировки ATA-5575 [[Файл:Doc9167.pdf]]
 +
 +
[[Файл:Wrie_mode_raduga1.jpg|300px]]
 +
 +
* Число передаваемых данных задается в generic параметре NUM_SEND_BIT !
 +
* Частота тактового сигнала 125 КHz
 +
* Для кодирования данных смотри таблицу
 +
* Старт передачи данных - первая пауза.
 +
 +
[[Файл:Wrie_mode_raduga1_table.jpg|600px]]
 +
 +
* Завершение передачи данных после посылки NUM_SEND_BIT бит данных.
 +
 +
 +
=====Задание 7-2=====
 +
 +
# Разработать синтезируемое VHDL-описание блока декодирования данных.
 +
## Входные порты: D_I, clk, rst.
 +
## Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
 +
# Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных (Можно на SystemC, можно и на VHDL).
 +
## Тестовое окружение содержит в себе блок чтения данных из файла и подачи данных на D_I.
 +
## Блок формирования тактового сигнала.
 +
## Блок формирования сигнала сброса по питанию.
 +
## Выходной порт DATA_O, для выдачи закодированных данных
 +
# Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).
 +
 +
* Тип входной кодировки ATA-5575 [[Файл:Doc9167.pdf]]
 +
 +
[[Файл:Wrie_mode_raduga1.jpg|300px]]
 +
 +
* Число передаваемых данных задается в generic параметре NUM_SEND_BIT !
 +
* Частота тактового сигнала 125 КHz
 +
* Для декодирования данных смотри таблицу
 +
* Старт приема данных - первая пауза D_I равен 0.
 +
 +
[[Файл:Wrie_mode_raduga1_table.jpg|600px]]
 +
 +
* Завершение приема данных после получения NUM_SEND_BIT бит данных.
  
 
==== Уровень сложности 1 ====
 
==== Уровень сложности 1 ====

Версия 12:59, 4 апреля 2014

Лекции ПТСиПЦУвСБ
Лекции
Практические
Тесты
Лабораторные
Доп. материалы

Содержание

Доступное оборудование

Spartan-3 Starter Kit
Spartan-3 Starter Kit
XILINX Development Boards (Open3S500E)


Варианты заданий

Уровень сложности 0

Задание 1-1
  1. Разработать синтезируемое VHDL-описание блока кодирования данных.
    1. Входные порты: D_I, clk, rst.
    2. Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
  2. Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных (Можно на SystemC, можно и на VHDL).
    1. Тестовое окружение содержит в себе блок чтения данных из файла и подачи данных на D_I.
    2. Блок формирования тактового сигнала.
    3. Блок формирования сигнала сброса по питанию.
  3. Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).

1-265 кодировка.jpg

  • Частота тактового сигнала 13.56 MHz
  • Перед стартом передачи данных посылать SOF

Sof 1-256 kod.jpg

  • После завершения передачи данных EOF

Eof 1-256.jpg

Задание 1-2
  1. Разработать синтезируемое VHDL-описание блока декодирования данных.
    1. Входные порты: D_I, clk, rst.
    2. Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
  2. Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных. (Можно на SystemC, можно и на VHDL).
    1. Тестовое окружение содержит в себе блок записи принимаемых данных в файл.
    2. Блок формирования тактового сигнала.
    3. Блок формирования сигнала сброса по питанию.
  3. Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).

1-265 кодировка.jpg

  • Частота тактового сигнала 13.56 MHz
  • Прием данных начинать после получения SOF

Символ SOF

  • Прекращать прием после прихода символа EOF

Символ EOF

Задание 2-1
  1. Разработать синтезируемое VHDL-описание блока кодирования данных.
    1. Входные порты: D_I, clk, rst.
    2. Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
  2. Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных (Можно на SystemC, можно и на VHDL).
    1. Тестовое окружение содержит в себе блок чтения данных из файла и подачи данных на D_I.
    2. Блок формирования тактового сигнала.
    3. Блок формирования сигнала сброса по питанию.
  3. Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).

1-4 кодировка.jpg

  • Частота тактового сигнала 13.56 MHz
  • Перед стартом передачи данных посылать SOF

Sof 1-4 kod.jpg

  • После завершения передачи данных EOF

Eof 1-256.jpg

Задание 2-2
  1. Разработать синтезируемое VHDL-описание блока декодирования данных.
    1. Входные порты: D_I, clk, rst.
    2. Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
  2. Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных. (Можно на SystemC, можно и на VHDL).
    1. Тестовое окружение содержит в себе блок записи принимаемых данных в файл.
    2. Блок формирования тактового сигнала.
    3. Блок формирования сигнала сброса по питанию.
  3. Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).

1-4 кодировка.jpg

  • Частота тактового сигнала 13.56 MHz
  • Перед стартом передачи данных посылать SOF

Sof 1-4 kod.jpg

  • После завершения передачи данных EOF

Eof 1-256.jpg

Задание 3-1
  1. Разработать синтезируемое VHDL-описание блока кодирования данных.
    1. Входные порты: D_I, clk, rst.
    2. Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
  2. Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных (Можно на SystemC, можно и на VHDL).
    1. Тестовое окружение содержит в себе блок чтения данных из файла и подачи данных на D_I.
    2. Блок формирования тактового сигнала.
    3. Блок формирования сигнала сброса по питанию.
  3. Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).

Manchester cod.jpg

  • Частота тактового сигнала 13.56 MHz
  • Перед стартом передачи данных посылать SOF

Sof manchester kod.jpg

  • После завершения передачи данных EOF

Eof manchester kod.jpg


Задание 3-2
  1. Разработать синтезируемое VHDL-описание блока декодирования данных.
    1. Входные порты: D_I, clk, rst.
    2. Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
  2. Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных. (Можно на SystemC, можно и на VHDL).
    1. Тестовое окружение содержит в себе блок записи принимаемых данных в файл.
    2. Блок формирования тактового сигнала.
    3. Блок формирования сигнала сброса по питанию.
  3. Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).

Manchester cod.jpg

  • Частота тактового сигнала 13.56 MHz
  • Прием данных начинать после получения SOF

Символ SOF

  • Прекращать прием после прихода символа EOF

Символ EOF


Задание 4-1
  1. Разработать синтезируемое VHDL-описание блока кодирования данных.
    1. Входные порты: D_I, clk, rst.
    2. Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
  2. Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных (Можно на SystemC, можно и на VHDL).
    1. Тестовое окружение содержит в себе блок чтения данных из файла и подачи данных на D_I.
    2. Блок формирования тактового сигнала.
    3. Блок формирования сигнала сброса по питанию.
    4. Выходной порт DATA_O, для выдачи закодированных данных
  3. Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).

FM0 кодировка.jpg

  • Число передаваемых данных задается generic паратмером NUM_SEND_BIT
  • Частота тактового сигнала 1.98 MHz
  • Частота закодированных данных 640 KHz
  • Перед стартом передачи данных посылать SOF

Sof FM0 kod.jpg

  • После завершения передачи данных, посылать EOF

Eof FM0.jpg


Задание 4-2
  1. Разработать синтезируемое VHDL-описание блока декодирования данных.
    1. Входные порты: D_I, clk, rst.
    2. Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
  2. Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных. (Можно на SystemC, можно и на VHDL).
    1. Тестовое окружение содержит в себе блок записи принимаемых данных в файл.
    2. Блок формирования тактового сигнала.
    3. Блок формирования сигнала сброса по питанию.
  3. Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).

FM0 кодировка.jpg

  • Число принимаемых данных задается в generic параметре NUM_GET_BIT!
  • Частота тактового сигнала 1.92 MHz
  • Частота закодированных данных 640 KHz
  • Прием данных начинать после получения SOF

Символ SOF

  • Прекращать прием после прихода символа EOF или после получения заданного числа бит.

Символ EOF


Задание 5-1
  1. Разработать синтезируемое VHDL-описание блока кодирования данных.
    1. Входные порты: D_I, clk, rst.
    2. Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
  2. Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных (Можно на SystemC, можно и на VHDL).
    1. Тестовое окружение содержит в себе блок чтения данных из файла и подачи данных на D_I.
    2. Блок формирования тактового сигнала.
    3. Блок формирования сигнала сброса по питанию.
    4. Выходной порт DATA_O, для выдачи закодированных данных
  3. Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).

Миллер кодировка.jpg Миллер кодировка состояния.jpg

  • Число передаваемых данных задается в generic параметре NUM_SEND_BIT !
  • Частота тактового сигнала 1.98 MHz
  • Частота закодированных данных 320 KHz (два такта выходной частоты на один бит данных, см. рис.)
  • Перед стартом передачи данных посылать SOF

Sof миллер kod.jpg

  • После завершения передачи данных посылать EOF

Eof миллер.jpg


Задание 5-2
  1. Разработать синтезируемое VHDL-описание блока декодирования данных.
    1. Входные порты: D_I, clk, rst.
    2. Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
  2. Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных. (Можно на SystemC, можно и на VHDL).
    1. Тестовое окружение содержит в себе блок записи принимаемых данных в файл.
    2. Блок формирования тактового сигнала.
    3. Блок формирования сигнала сброса по питанию.
    4. Входной порт DATA_I, для принимаемых от кодера данных
  3. Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).

Миллер кодировка.jpg Миллер кодировка состояния.jpg

  • Число принимаемых данных задается в generic параметре NUM_GET_BIT!
  • Частота тактового сигнала 1.98 MHz
  • Частота закодированных данных 320 KHz (два такта выходной частоты на один бит данных, см. рис.)
  • Прием данных начинать после получения SOF

Символ SOF

  • Прекращать прием после прихода символа EOF или после приема NUM_GET_BIT

Символ EOF


Задание 6-1
  1. Разработать синтезируемое VHDL-описание блока кодирования данных.
    1. Входные порты: D_I, clk, rst.
    2. Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
  2. Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных (Можно на SystemC, можно и на VHDL).
    1. Тестовое окружение содержит в себе блок чтения данных из файла и подачи данных на D_I.
    2. Блок формирования тактового сигнала.
    3. Блок формирования сигнала сброса по питанию.
    4. Выходной порт DATA_O, для выдачи закодированных данных
  3. Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).

Input 18000 кодировка.jpg

  • Число передаваемых данных задается в generic параметре NUM_SEND_BIT !
  • Частота тактового сигнала 8 MHz
  • Tari= 6.25us (см. рис.)
  • RTcal= (Data-0) + (Data-1)=3 * Tari = 18.75us
  • Перед стартом передачи данных посылать SOF

Sof input 18000 kod.jpg

  • Завершение передачи данных после посылки NUM_SEND_BIT бит данных.


Задание 6-2
  1. Разработать синтезируемое VHDL-описание блока кодирования данных.
    1. Входные порты: D_I, clk, rst.
    2. Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
  2. Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных (Можно на SystemC, можно и на VHDL).
    1. Тестовое окружение содержит в себе блок чтения данных из файла и подачи данных на D_I.
    2. Блок формирования тактового сигнала.
    3. Блок формирования сигнала сброса по питанию.
    4. Входной порт DATA_I, для принимаемых от кодера данных
  3. Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).

Input 18000 кодировка.jpg

  • Число принимаемых данных задается в generic параметре NUM_GET_BIT!
  • Частота тактового сигнала 1.92 MHz
  • Tari= 6.25us (см. рис.)
  • RTcal= (Data-0) + (Data-1)=3 * Tari = 18.75us
  • Данные декодировать после получения SOF

Sof input 18000 kod.jpg

  • Полученный символ кодирует 1, если его длинна больше RTcal/2, если меньше, то кодирует логический 0.
  • Завершение передачи данных после посылки NUM_SEND_BIT бит данных.


Задание 7-1
  1. Разработать синтезируемое VHDL-описание блока кодирования данных.
    1. Входные порты: D_I, clk, rst.
    2. Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
  2. Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных (Можно на SystemC, можно и на VHDL).
    1. Тестовое окружение содержит в себе блок чтения данных из файла и подачи данных на D_I.
    2. Блок формирования тактового сигнала.
    3. Блок формирования сигнала сброса по питанию.
    4. Выходной порт DATA_O, для выдачи закодированных данных
  3. Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).

Wrie mode raduga1.jpg

  • Число передаваемых данных задается в generic параметре NUM_SEND_BIT !
  • Частота тактового сигнала 125 КHz
  • Для кодирования данных смотри таблицу
  • Старт передачи данных - первая пауза.

Wrie mode raduga1 table.jpg

  • Завершение передачи данных после посылки NUM_SEND_BIT бит данных.


Задание 7-2
  1. Разработать синтезируемое VHDL-описание блока декодирования данных.
    1. Входные порты: D_I, clk, rst.
    2. Выходные порты: D_O, возможно добавление доп. сигналов обратной связи.
  2. Разработать тестовое окружение для запуска моделирования и проверки корректности передаваемых данных (Можно на SystemC, можно и на VHDL).
    1. Тестовое окружение содержит в себе блок чтения данных из файла и подачи данных на D_I.
    2. Блок формирования тактового сигнала.
    3. Блок формирования сигнала сброса по питанию.
    4. Выходной порт DATA_O, для выдачи закодированных данных
  3. Запуск моделирования, добавления сигналов и выполнение должны быть автоматизированны (script).

Wrie mode raduga1.jpg

  • Число передаваемых данных задается в generic параметре NUM_SEND_BIT !
  • Частота тактового сигнала 125 КHz
  • Для декодирования данных смотри таблицу
  • Старт приема данных - первая пауза D_I равен 0.

Wrie mode raduga1 table.jpg

  • Завершение приема данных после получения NUM_SEND_BIT бит данных.

Уровень сложности 1

  1. Преобразователь 8-ми разрядного числа из двоичного кода в двоично-десятичный код с отображением на семисегментном индикаторе в десятичном виде
    • a) Преобразователь 10-разрядного числа из двоичного кода в двоично-десятичный код с отображением на 4-х позиционном семисегментном индикаторе в десятичном виде с последовательным вводом двоичного числа.
  2. Преобразователь числа из двоично-десятичного кода в 8-ми разрядный двоичный код с отображением на линейке светодиодов
    • входной код отображается на семисегментном индикаторе в десятичном виде
    • выходной код отображается на линейке светодиодов
  3. Калькулятор (4-разрядное число [×|+|-] 4-разрядное число)
    • значения входных аргументов задаётся переключателями, при этом эти значения отображаются в шестнадцатеричном виде на семисегментном индикаторе (первых два индикатора)
    • значение результата вычислений отображается в шестнадцатеричном виде на семисегментном индикаторе (вторые 2 индикатора)
    • выполняемая арифметическая операция задаётся кнопками, при этом на светодиодах фиксируется номер операции.
  4. часы с выводом на семисегментный индикатор.
  5. таймер с выводом на семисегментный индикатор.
  6. секундомер с выводом на семисегментный индикатор.

Уровень сложности 2

  1. Функция "Эхо" для терминала. Т.е. получение байта с компьютера по RS232 и отправка его обратно в ПК.
  2. Отобразить на экране монитора шахматную доску через VGA интерфейс.
  3. Термометр на основе температурного сенсора (DS18B20, 1-WIRE) с выводом значения на семисегментный индикатор либо на ЖКИ дисплей.
  4. Калькулятор с клавиатурой (матрица 4×4 кнопки) с отображением на светодиодном (4-х позицонном) или ЖКИ дисплее:
    • Операции (+|–|÷|×|...) над целыми числами;
    • Операции (+|–|÷|×|...) над целыми и вещественными числами;
    • Тригонометрические операции (sin|cos|tg|ctg|...) над целыми и вещественными числами;
  5. Редактор текста с вводом с клавиатуры (PS/2)
    • с выводом на ЖКИ дисплей LCD12864 (128×64 пикселей);
    • с выводом в терминал по протоколу RS232.
  6. часы реального времени (PCF8563 RTC Board) с выводом на семисегментный индикатор либо на ЖКИ дисплей.
    • дополнительные функции: таймер, секундомер, будильник и др.

Уровень сложности 3

  1. Калькулятор ([×|+|-]) в терминале. Задание входных и выходных данных и кода операции по интерфейсу RS232. (Например, набираешь в терминале "2+8=", после набора символа '=' из ПЛИС возвращается результат выражения.
  2. Отобразить на экране монитора надпись "ПЦУСБ" через VGA интерфейс.
Источник — «http://simhard.com/wiki/index.php?title=ПТСиПЦУвСБ/Практическая_работа_4&oldid=4181»