ПЦУСБ/Практическая работа 3 — различия между версиями

Версия 23:40, 3 ноября 2013

Общие требования к выполнению

Задание: Разработать и верифицировать параметризованную (через generic) VHDL-модель цифрового блока с использованием оператора generate.

1. Уточнить задание: определить имена (назначение) и разрядность входов/выходов, описать выполняемые функции (таблицей истинности или лог. выражениями).
2. Составить блок схему разрабатываемого цифрового блока.
3. Составить параметризованную VHDL-модель используя операторы generic и generate.
   • Допускается использовать только типы std_logic и std_logic_vector для портов и сигналов.
4. Составить тестирующую программу, проверяющую VHDL-модель блока на всех возможных входных наборах.
5. Составить отчет, включающий
   • Задание
   • Описание функций цифрового блока в виде таблицы истинности или лог. выражениями
   • Блок схему
   • VHDL модели цифрового блока и тестбенча
   • Временные диаграммы

Сроки выполнения работы

гр. 013201	гр. 013202	Примечание
до 19.11.2013	до 28.11.2013	Сдать работу

Варианты заданий

1. Дешифратор N → 2^N

2. Шифратор 2^N → N

3. Мультиплексор 2^N в 1

4. Демультиплексор 1 в 2^N

5. Сдвиговый регистр (N-разрядов)

• должен осуществлять сдвиг на один разряд влево и вправо.

6. Сумматор (N-разрядное число + M-разрядное число)

7. N-разрядный счетчик с последовательным асинхронным переносом (асинхронный счетчик на Т-триггерах)

8. Счетчик Джонсона на N-разрядов

9. Умножитель (N-разрядное число × M-разрядное число)

10. Преобразователь из кода Грея в двоичный код и обратно N-разрядного числа

11. Счетчик числа единиц и определение четности N-разрядного числа