ПЦУСБ/Экзамен — различия между версиями
Материал из Wiki
< ПЦУСБ
ANA (обсуждение | вклад) м (→Экзаменационные вопросы) |
ANA (обсуждение | вклад) м (→Экзаменационные вопросы (в разработке)) |
||
| Строка 47: | Строка 47: | ||
== Экзаменационные вопросы (в разработке) == | == Экзаменационные вопросы (в разработке) == | ||
| − | + | ||
=== Теоретические вопросы === | === Теоретические вопросы === | ||
| + | ==== Вопросы по языку VHDL ==== | ||
| + | |||
| + | # Структура программы на VHDL | ||
| + | # Литералы | ||
| + | # Типы | ||
| + | # Oбъекты языка VHDL | ||
| + | # Операции в выражениях | ||
| + | # Операнды в выражениях | ||
| + | # Реализация выражения в аппаратной модели VHDL. | ||
| + | # Статические выражения | ||
| + | # Последовательный оператор присваивания | ||
| + | # Последовательные операторы | ||
| + | # Операторы assert и report | ||
| + | # Оператор ожидания события wait | ||
| + | # Последовальные логические операторы | ||
| + | # Оператор цикла | ||
| + | # Процедуры и функции | ||
| + | # Оператор процесса | ||
| + | # Атрибуты сигналов | ||
| + | # Атрибуты массиов | ||
| + | # Объявление объекта | ||
| + | # Архитектура объекта | ||
| + | # Пакеты | ||
| + | # Псевдонимы | ||
| + | # Метки в программе | ||
| + | # Объявление конфигурации | ||
| + | # Параллельные операторы | ||
| + | # Оператор вставки компонента (port map) | ||
| + | # Оператор generate | ||
| + | |||
| + | <!-- | ||
# Описание логических элементов на языке VHDL | # Описание логических элементов на языке VHDL | ||
# Описание дешифратора на языке VHDL | # Описание дешифратора на языке VHDL | ||
Версия 21:58, 9 декабря 2013
Лекции ПЦУСБ
Лекции
Практические
Тесты
Лабораторные
Доп. материалы
- Форум
- Журнал
- План сдачи заданий
- Экзамен
Содержание |
Критерии допуска к экзамену
К экзамену допускаются студенты защитившие все лабораторные работы и прошедшие успешно все тесты.
Допуск к экзамену
Оценка на экзамене (в разработке)
Формирование оценки на экзамене проводится по следующим критериям (10 = 100%):
| Дисциплина | |
|---|---|
| N опозданий (при N>=3) | -(2+N)% |
| Отсутствие на лабораторной N раз | -5×N% |
| Отсутствие на практической N раз | -5×N% |
| Посещение 90% лекций* | 10% |
| Сдача практической работы после deadline | ×0.5 |
| «Знания» | |
| Практическая работа №1 | 5% |
| Практическая работа №2 | 10% |
| Практическая работа №3 | 20% |
| Практическая работа №4 | 50% |
| Лабораторные работы | 20% |
| Тесты | 10% |
| Экзамен | -100..+100% |
| * - таких студентов видимо нет | |
Экзаменационные вопросы (в разработке)
Теоретические вопросы
Вопросы по языку VHDL
- Структура программы на VHDL
- Литералы
- Типы
- Oбъекты языка VHDL
- Операции в выражениях
- Операнды в выражениях
- Реализация выражения в аппаратной модели VHDL.
- Статические выражения
- Последовательный оператор присваивания
- Последовательные операторы
- Операторы assert и report
- Оператор ожидания события wait
- Последовальные логические операторы
- Оператор цикла
- Процедуры и функции
- Оператор процесса
- Атрибуты сигналов
- Атрибуты массиов
- Объявление объекта
- Архитектура объекта
- Пакеты
- Псевдонимы
- Метки в программе
- Объявление конфигурации
- Параллельные операторы
- Оператор вставки компонента (port map)
- Оператор generate
