ПЦУСБ/Практическая работа 3
Материал из Wiki
Лекции ПЦУСБ
Лекции
Практические
- Практическая работа 1
- Практическая работа 2
- Практическая работа 3
- Практическая работа 4
Тесты
Лабораторные
Доп. материалы
Общие требования к выполнению
Задание: Разработать и верифицировать параметризованную (через generic) VHDL-модель цифрового блока с использованием оператора generate.
- Уточнить задание: определить имена (назначение) и разрядность входов/выходов, описать выполняемые функции (таблицей истинности или лог. выражениями).
- Составить блок схему разрабатываемого цифрового блока.
- Составить параметризованную VHDL-модель используя операторы generic и generate.
- Допускается использовать только типы std_logic и std_logic_vector для портов и сигналов.
- Составить тестирующую программу, проверяющую VHDL-модель блока на всех возможных входных наборах.
- Составить отчет, включающий
- Задание
- Описание функций цифрового блока в виде таблицы истинности или лог. выражениями
- Блок схему
- VHDL модели цифрового блока и тестбенча
- Временные диаграммы
Сроки выполнения работы
гр. 013201 гр. 013202 Примечание до 19.11.2013 до 28.11.2013 Сдать работу
Варианты заданий
1. Дешифратор N → 2N
2. Шифратор 2N → N
3. Мультиплексор 2N в 1
4. Демультиплексор 1 в 2N
5. Сдвиговый регистр (N-разрядов)
- должен осуществлять сдвиг на один разряд влево и вправо.