ПЦУСБ/Лекция 7
Материал из Wiki
< ПЦУСБ
Содержание |
Классификация ПЛИС
 |
|---|
| Классификация программируемых логических интегральных схем (ПЛИС) |
- постоянные запоминающие устройства (ПЗУ)
- программируемые логические матрицы (ПЛМ) = Programmable Logic Arrays (PLA)
- программируемые матрицы логики ПМЛ или PAL — Programmable Array Logic (англ.)
- сложные программируемые логические устройства (CPLD = Complex Programmable Logic Device))
- программируемые пользователем вентильные матрицы (FPGA — Field- Programmable Gate Array)
Программируемая логическая матрица (ПЛМ)
 |
|---|
| Обобщенная структура ПЛМ |
 |
|---|
| Представление внутренней структуры схем ПЛМ
|
Программируемые матрицы логики ПМЛ или PAL
 |
|---|
| Обобщенная структура ПМЛ |
CPLD
 |
|---|
| Пример внутренней схемы CPLD |
 |
|---|
| Внутренняя схема макроячейки микросхемы CPLD |
FPGA
 |
|---|
| Обобщенная структура микросхем FPGA |
 |
|---|
| Пример внутреннего устройства LUT ПЗУ |
 |
|---|
| Пример схемы логического блока FPGA микросхемы |
 |
|---|
| Пример запрограммированного участка FPGA |
- Первые два блока LUT запрограммированы на реализацию функций f1=x1x2 и f2=x2x3. Третий LUT реализует функцию f=f1+f2.
Структура блока SliceL
 |
|---|
| Структура блока SliceL |
