Дата последней правки 6 января 2021 15:30:28
Список всех страниц, содержащих свойство «Дата последней правкиЭто свойство является специальным для данного сайта.» со значением «6 января 2021 15:30:28».
Так как количество точных результатов невелико, также показаны страницы, содержащие близкие значения данного свойства.
- Файл:Evolution of logic cell virtex.png + (28 ноября 2020 23:38:57)
- Файл:Evolution of logic cell Spartan.png + (28 ноября 2020 23:39:09)
- Файл:6-LUT.png + (28 ноября 2020 23:57:39)
- Файл:Distributed mem RAM16X1D.png + (29 ноября 2020 08:00:28)
- Файл:Shift register based on LUT.png + (29 ноября 2020 15:28:52)
- Файл:Logic cell trigger.png + (29 ноября 2020 15:41:24)
- Файл:RAMB16WER.png + (29 ноября 2020 21:38:56)
- Файл:Development board spartan6.png + (29 ноября 2020 22:33:48)
- Проектирование цифровых систем на языках описания аппаратуры/Лекция 17 + (29 ноября 2020 22:34:25)
- Проектирование цифровых систем на языках описания аппаратуры/Лекция 16 + (23 декабря 2020 23:38:20)
- Проектирование цифровых систем на языках описания аппаратуры/Лекция 4 + (6 января 2021 15:30:28)
- Спец курс (Верификация цифровых схем)/Экзамен(Билеты) + (13 января 2021 11:44:18)
- Файл:2021-01-16 09 26 32-Edit code - EDA Playground.png + (16 января 2021 06:30:56)
- Спец курс (Верификация цифровых схем)/Практические задания (Пример) + (16 января 2021 06:31:26)
- Спец курс (Автоматизация процесса проектирования)/Практические задания (Пример) + (22 февраля 2021 11:53:56)
- Спец курс (Автоматизация процесса проектирования)/Табель успеваемости/2021 + (1 марта 2021 09:14:09)
- Спец курс (Автоматизация процесса проектирования)/Практические задания 4 + (26 апреля 2021 10:16:41)
- VHDL-2019 + (27 апреля 2021 18:54:11)
- Спец курс (Верификация цифровых схем)/Практические задания (Лекция 6) + (3 мая 2021 16:39:48)
- Спец курс (Верификация цифровых схем)/Основы языка SystemVerilog + (6 июля 2021 14:18:07)
- Спец курс (Верификация цифровых схем)/Рандомизация и функциональное покрытие в SystemVerilog, покрытие кода + (6 июля 2021 14:18:32)