Спец курс (Верификация цифровых схем)/Основы языка SystemVerilog — различия между версиями
Материал из Wiki
ANA (обсуждение | вклад) (Новая страница: «{{ВЦС_TOC}} <html><iframe width='800' height='600' frameborder='0' src='https://docs.google.com/document/d/1Mb0ioGvlPlEpEbCuCtXVHHoEa9MRtyKEYUkUTqz2ihE/pub?ou…») |
ANA (обсуждение | вклад) м |
||
| (не показана 1 промежуточная версия 1 участника) | |||
| Строка 1: | Строка 1: | ||
{{ВЦС_TOC}} | {{ВЦС_TOC}} | ||
| − | <html><iframe width=' | + | {{SideBar40|Прямая ссылка на [https://docs.google.com/document/d/1Mb0ioGvlPlEpEbCuCtXVHHoEa9MRtyKEYUkUTqz2ihE/pub лекцию 1 - Основы языка SystemVerilog]}} |
| + | |||
| + | <html><iframe width='1200' height='600' frameborder='0' src='https://docs.google.com/document/d/1Mb0ioGvlPlEpEbCuCtXVHHoEa9MRtyKEYUkUTqz2ihE/pub?output=html&widget=true'></iframe></html> | ||
Текущая версия на 18:18, 6 июля 2021
Прямая ссылка на лекцию 1 - Основы языка SystemVerilog
