Спец курс (Избранные главы VHDL) — различия между версиями
Материал из Wiki
ANA (обсуждение | вклад) м (Добавлена категория "Лекции") |
|||
| Строка 8: | Строка 8: | ||
*[[Спец_курс_(Избранные_главы_VHDL)/Верификация описания|Верификация описания]] | *[[Спец_курс_(Избранные_главы_VHDL)/Верификация описания|Верификация описания]] | ||
*[[Спец_курс_(Избранные_главы_VHDL)/Синтез цифровых схем и прототипирование|Синтез цифровых схем и прототипирование]] | *[[Спец_курс_(Избранные_главы_VHDL)/Синтез цифровых схем и прототипирование|Синтез цифровых схем и прототипирование]] | ||
| + | *[[Спец_курс_(Избранные_главы_VHDL)/Лабораторные работы|Лабораторные работы]] | ||
[[Категория:Лекции]] | [[Категория:Лекции]] | ||
