Спец курс (Избранные главы VHDL) — различия между версиями
Материал из Wiki
Vidokq (обсуждение | вклад) |
|||
| Строка 9: | Строка 9: | ||
*[[Спец_курс_(Избранные_главы_VHDL)/Синтез цифровых схем и прототипирование|Синтез цифровых схем и прототипирование]] | *[[Спец_курс_(Избранные_главы_VHDL)/Синтез цифровых схем и прототипирование|Синтез цифровых схем и прототипирование]] | ||
*[[Спец_курс_(Избранные_главы_VHDL)/Лабораторные работы|Лабораторные работы]] | *[[Спец_курс_(Избранные_главы_VHDL)/Лабораторные работы|Лабораторные работы]] | ||
| + | *[[Спец_курс_(Избранные_главы_VHDL)/Контрольные вопросы|Контрольные вопросы]] | ||
[[Категория:Лекции]] | [[Категория:Лекции]] | ||
