Спец курс (Верификация цифровых схем)/Основы языка SystemVerilog — различия между версиями
Материал из Wiki
ANA (обсуждение | вклад) м |
ANA (обсуждение | вклад) м |
||
Строка 3: | Строка 3: | ||
{{SideBar40|Прямая ссылка на [https://docs.google.com/document/d/1Mb0ioGvlPlEpEbCuCtXVHHoEa9MRtyKEYUkUTqz2ihE/pub лекцию 1 - Основы языка SystemVerilog]}} | {{SideBar40|Прямая ссылка на [https://docs.google.com/document/d/1Mb0ioGvlPlEpEbCuCtXVHHoEa9MRtyKEYUkUTqz2ihE/pub лекцию 1 - Основы языка SystemVerilog]}} | ||
− | <html><iframe width=' | + | <html><iframe width='1200' height='600' frameborder='0' src='https://docs.google.com/document/d/1Mb0ioGvlPlEpEbCuCtXVHHoEa9MRtyKEYUkUTqz2ihE/pub?output=html&widget=true'></iframe></html> |
Текущая версия на 18:18, 6 июля 2021
Прямая ссылка на лекцию 1 - Основы языка SystemVerilog