Спец курс (Верификация цифровых схем)/Ссылки — различия между версиями
Материал из Wiki
Vidokq (обсуждение | вклад) (→Картинки) |
Vidokq (обсуждение | вклад) (→Картинки) |
||
| Строка 9: | Строка 9: | ||
== Картинки == | == Картинки == | ||
| − | * [https://docs.google.com/drawings/d/1oz3CpkLBewLiyFUfLWa6nkpoBElI5alJU3xL-oe-6r4/edit Lec 3] | + | * Верификация цифровых схем |
| + | ** [https://docs.google.com/drawings/d/1oz3CpkLBewLiyFUfLWa6nkpoBElI5alJU3xL-oe-6r4/edit Lec 3] | ||
| + | |||
| + | * Основы языка SystemVerilog | ||
| + | ** [https://docs.google.com/drawings/d/1NJZERlYGqfbedWCllJYGd_Cw3gSIzLyIH0suW7HqNDY/edit Lec 1] | ||
Текущая версия на 23:38, 11 сентября 2020
Содержание |
САПР
- ModelSim. С чего начать. — небольшая справка по использованию ModelSim
- Перевод документации ModelSim® SE Tutorial Software Version 6.6b
- edaplayground.com - Онлайн симулятор HDL-проектов. Инструкция по использованию
Сайты по SystemVerilog
- asic-world.com – портал по SystemVerilog (также есть материалы по Verilog, VHDL)
- TestBench.in – портал по SystemVerilog, UVM, VMM, OVM.
- awesome-functional-verification – подборка материалов по функциональной верификации
UVM
- UVM_1.1c_docs – документация по UVM 1.1c
- UVM_1.2_docs – документация по UVM 1.2
- cluelogic.com – простым языком на примере конфет объясняется UVM.
Chalenge
Картинки
- Верификация цифровых схем
- Основы языка SystemVerilog
