Проектирование цифровых систем на языках описания аппаратуры

Ссылки сюда (20) →

Подстраницы (17) →

Лекции ПЦСЯОА

• Чеклист

---

Лекции

Лекция 1 Лекция 2 Лекция 3 Лекция 4 Лекция 5 Лекция 6 Лекция 7 Лекция 8 Лекция 9 Лекция 10 Лекция 11 Лекция 12

Лекция 13 Лекция 14 Лекция 15 Лекция 16 Лекция 17 Лекция 18 Лекция 19 Лекция 20 Лекция 21 Лекция 22 Лекция 23 Лекция 24

---

Практические

• Тест 1 - Основы VHDL
• Тест 2 - Вопросы по VHDL (простой уровень)

---

Доп. материалы

• Ссылки
• Книги
• Софт
  • Редактор Emacs
  • ModelSim
  • ISE
  • LeonardoSpectrum

---

• Форум
• Журнал
• План сдачи заданий
• Экзамен

Цели и задачи курса

Изучение методов алгоритмического, функционального и структурного описания цифровых систем на формальных языках проектирования, а также методов и компьютерных средств моделирования, верификации и схемной реализации проектов цифровых систем и устройств.

Общая информация

Для оценки сложности интегральных схем используется единица эквивалентного вентиля (например 2-входовый И-НЕ), который соответствует 4-м эквивалентным транзисторам. Уровни интеграции СБИС принято делить на следующие группы:

• SSI - Small scale integration или МИС - малая интегральная схема с десятками и сотнями эквивалентных вентилей.
• MSI - Medium scale integration или СИС - средняя интегральная схема с тысячами вентилей.
• LSI - Large scale integration или БИС - большая интегральная схема с сотнями тысяч вентилей.
• VLSI – Very large scale integration или СБИС - Сверхбольшая Интегральная Схема с несколькими миллионами вентилей.
• USLI – Ultra large scale integration или УБИС - УльтраБольшая Интегральная Схема.

Наибольшее распространение на данный момент имеют СБИС, поэтому далее мы будем пользоваться этим термином для обозначения всех интегральных схем высокой степени интеграции.

Кроме того интегральные схемы условно делятся на группы специализированных применений (ASIC - Application Specific Integrated Circuit) и коммерческие интегральные микросхемы общего применения, как массовые микропроцессоры и серийные наборы микросхем. С развитием технологий производства и повышением степени интеграции появилось такое понятие как системы на кристалле (СнК) или Systems-on-Chip (SoC), которые представляют собой комбинацию специализированных и универсальных процессорных ядер и блоков, выполненных на единой кремниевой подложке.

СБИС также различаются по полупроводниковой технологии исполнения:

• TTL или ТТЛ - транзисторно-транзисторная логика на биполярных транзисторах
• ECL или ЭСЛ - эмиттерно-связанная логика
• MOS - NMOS, CMOS или МОП, НМОП и КМОП логика.

Основные типы СБИС, используемые в электронной индустрии

• Полнозаказные СБИС (Full-Custom ASICs)
• Полузаказные матричные СБИС на основе стандартных ячеек-модулей (StandardCell–Based ASICs)
• Полузаказные СБИС на основе матрицы вентилей (Gate-Array–Based ASICs)
  • Канальные матрицы вентилей (Channeled Gate Array)
  • Бесканальные матрицы вентилей (Channelless Gate Array), наиболее популярные в настоящее время
  • Структурированные матрицы вентилей (Structured Gate Array)
• СБИС программируемой логики c макроячейками или макроблоками (Complex Programmable Logic Devices or CPLDs) или ПЛИС
• СБИС программируемой логики c микроячейками или базовыми блоками (FieldProgrammable Gate Arrays or FPGA)

Каждый тип СБИС имеет свою нишу на рынке, которая определяется массовостью применения приборов и изделий, а также степенью универсальности характеристик СБИС. Все эти типы СБИС различаются стоимостью проектирования и изготовления, в случае ПЛИС разработчик использует готовые СБИС, программируя их для своих приложений, что дает минимальную цену подготовки производства, которую называют NRE – non-recurring engineering cost.

Маршрут проектирования ЦС

Логическое проектирование

Этап описания логических схем (не учитывается технология, физические,электрические и другие характеристики). Описывается комбинационная логика, триггеры и связи между элементами схемы. Для описания используются такие языки, как VHDL, Verilog, SystemC. Результатом является логическая схема на уровне регистровых передач (RTL).

Верификация

Этап проверки соответствия описания логических схем спецификации. Для целей верификации часто используются такие языки как SystemVerilog, SystemC, VHDL, specman E. Для каждого из перечисленных языков существуют стандартные фреймворки (библиотеки).

• SystemVerilog: VMM, OVM, UVM.
• VHDL: OSVVM, UVVM.
• SystemC: UVM.
• Specman E: UVM.

Физическое проектирование

Этап построения топологии цифровой схемы (размещение логических элементов и проводников на поверхности кристалла) для конкретного технологического процесса с учётом всех производственных норм и характеристик Результатом является файл топологии интегральной схемы GDS II, который отправляется на фабрику.

Пример использования языков описания аппаратуры

Описание однобитного сумматора на языке VHDL

entity add1 is
port (b1,b2 : in BIT;
      c1,s1 : out BIT);
end add1;
 
architecture struct_1 of add1 is
begin
    s1<= ((b1 and (not b2)) or ((not b1) and b2));
    c1<= b1 and b2;
end struct_1;

Описание однобитного сумматора на языке Verilog

module add1(input b1,b2;
            output c1,s1);
    assign    s1 = ((b1 & ~b2) | (~b1 & b2);
    assign    c1 = b1 & b2;
endmodule

Обратная связь

• yurafreedom18 (a) gmail.com