Проектирование цифровых систем на языках описания аппаратуры/Лекция 3
- Заголовок
- Основы языка VHDL. часть 2
- Автор
- Ланкевич Ю.Ю.
- Нижний колонтитул
- Проектирование цифровых систем на языках описания аппаратуры/Лекция 3
- Дополнительный нижний колонтитул
- Ланкевич Ю.Ю., 11:30, 21 сентября 2020
Содержание |
Слайд:Логические элементы
В алгебре логики известны три основные логические операции:
- Логическое умножение (конъюнкция или операция И). Записывается как F = A Λ B, F = A & B, F = A·B, F = AB, читается – A и B.
- Логическое сложение (дизъюнкция или операция ИЛИ). Записывается как F = A V B, F = A | B, F = A+B, читается – F = A или B.
- Логическое отрицание (инверсия или операция НЕ). Записывается F = A , читается – F = “не” A.
Слайд:Таблица истинности логических элементов
| Аргументы | Логические операции (булевы функции) | ||||
|---|---|---|---|---|---|
| А | В | И | ИЛИ | НЕ | |
| A·B | A+B | A | B | ||
| 0 | 0 | 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 | 0 | 0 |
| Операторы VHDL | A and B | A or B | not A | not B | |
Комментарий
Таким образом, выполнение сколь угодно сложной логической операции может быть сведено к трем вышеперечисленным операциям. Следовательно, имея некоторые технические устройства, реализующие операции И, ИЛИ, НЕ, можно построить сколь угодно сложное цифровое устройство. Такие устройства называются соответственно логическими элементами И, ИЛИ, НЕ и образуют основной базис или функционально полную систему логических элементов.
Слайд:Арифметические и логические операции
Слайд:Структура VHDL описания
Логические сигналы в логических схемах передаются и обрабатываются параллельно. На схеме ниже показаны три логических блока. Если предположить, что входной набор 1 (для логического блока 1) и входной набор 2 (для логического блока 2) активизируются одновременно, то логические блоки 1, 2 будут активизироваться также одновременно. Логический блок 3 будет активизирован, а через блоки 1, 2 могут проходить (конвейерным способом) измененные значения сигналов других входных наборов. Таким образом, поток сигналов может проходить через все блоки одновременно.
Каждый параллельный процесс описывается некоторой последовательной логикой, именно поэтому в языке VHDL последовательные операторы записываются внутри параллельного блока, который задаётся параллельным оператором
